登录
首页 » Verilog » guardar 纪念馆 en 显示德 7 segmentos con 宝通德重置语言

guardar 纪念馆 en 显示德 7 segmentos con 宝通德重置语言

于 2023-05-29 发布 文件大小:174.50 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

电路在语言中建模与入席,保存和显示数据与一个重置按钮 7 分割。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SMBus
    SMBus控制器的VHDL源码程序,适用于Quartus2,ISE等开发环境。(The SMBus controller VHDL source code procedures applicable to Quartus2 ISE development environment.)
    2021-03-24 18:39:14下载
    积分:1
  • alpha011410
    Firmware setopbox Ali3329B
    2016-04-03 19:16:28下载
    积分:1
  • sht30
    温湿度传感器sht30驱动,系统时钟为125M可读出温湿度。(sht30 driver,sysclk=125MHZ)
    2020-09-28 17:07:44下载
    积分:1
  • MX25L6445E--Verilog--v1.18
    MX25L6445E开发时间,Verilog语言(MX25L6445E development time, Verilog language)
    2011-07-20 15:11:31下载
    积分:1
  • 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU,内含源代码和实验设计报告及实验仿真截图,与大家共享~
    2023-07-31 04:30:04下载
    积分:1
  • seven_persons
    自己写的7人表决器的verilog程序,实现4人以上通过则通过的功能。(Seven people to write their own voting machine verilog program to achieve four or more people pass through function.)
    2013-08-10 07:15:06下载
    积分:1
  • 华勒斯树乘法器
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2023-06-01 11:05:03下载
    积分:1
  • adder16b
    说明:  潘松那本书上用vhdl语言描述的16位并入并处加法器(Pan book vhdl language used to describe the 16-bit adder into his)
    2009-07-23 17:02:22下载
    积分:1
  • tiny-dnn-1.0.0a2
    说明:  在zedboard上运行的神经网络架构,方便移植。(Run lenet-5 on zedboard)
    2020-06-23 19:00:02下载
    积分:1
  • 循环码的verilog编码程序
    (7,4)循环码的verilog编码程序,(7,4)循环码的verilog译码程序((7,4) cyclic code Verilog coding procedures, (7,4) cyclic code the verilog decoding procedure)
    2020-06-27 02:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载