用verilog HDL语言，通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...
于 2023-05-23 发布
文件大小:940.00 B
0 124
下载积分: 2
下载次数: 1
代码说明：
用verilog HDL语言，通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试 -Using verilog HDL language, through a 4-bit shift register realization of a signal into HDB3 code and test
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
