登录
首页 » Verilog » ddr3 sdram 控制器

ddr3 sdram 控制器

于 2023-05-18 发布 文件大小:5.30 kB
0 179
下载积分: 2 下载次数: 1

代码说明:

这个是 DDR3 SDRAM 控制器的 verilog 代码。欢迎下载和使用。谢谢您的支持!!!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 线阵CCD时序驱动
    基于FPGA,硬件描述语言Verilog驱动的CCD,严格按照CCD传感器件的驱动时序图驱动的,用的开发软件是quartus II,经过modelsim仿真,测试该代码完全可以使用。
    2022-03-12 02:09:25下载
    积分:1
  • fifo
    异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
    2017-07-10 14:02:36下载
    积分:1
  • USART
    基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )
    2017-04-15 16:58:30下载
    积分:1
  • cfi_ctrl
    CFI控制器顶层模块,32位wishbone总线经典接口,用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
    2020-06-20 17:00:02下载
    积分:1
  • ppm
    ppm调制的verilog代码 可实现ppm调制(ppm modulation verilog code ppm modulation)
    2012-10-23 11:29:33下载
    积分:1
  • wom_kg
    ϵͳʱ
    2006-03-13 15:09:50下载
    积分:1
  • zhentongbu_VerilogHDL
    帧同步的VHDL程序源代码,巴克码同步实现。(Frame synchronization of the VHDL source code, Barker code synchronization)
    2012-05-26 19:35:40下载
    积分:1
  • DDS
    可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
    2020-09-07 15:28:03下载
    积分:1
  • QPSK_demod
    说明:  QPSK的解调程序,采用Verilog编写而成(QPSK demodulation program, written by Verilog)
    2020-02-29 19:51:38下载
    积分:1
  • check_net_test
    用来检查FPGA通过PHY发送数据时是否有掉帧的现象(FPGA is used to check whether the PHY sends the data out of the frame with the phenomenon of)
    2011-11-18 10:28:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载