视频运动补偿预测块的 verilog代码

Program for Code Gerneration

说明：  2018全国大学生FPGA创新设计大赛南京总决赛封闭测试题目，以及自己编写的verilog和testbench，欢迎学习借鉴(The closed test topic of the 2018 National Undergraduate FPGA innovation design competition Nanjing finals, as well as Verilog and testbench compiled by ourselves, are welcome to learn)

应用背景PCI的Verilog RTL代码，应用程序，台，lib，SIM卡，SYN（PCI数据文件，数据表，设计文档，并规范）关键技术总线，异步复位触发器，（地址）解码器，FIFO，框架，寄存器，桥，多路复用器，主/从，奇偶校验，RAM，同步器，时间刻度，

用FPGA平台，5幅图片128*128的，存入rom中,按键控制停止和开始动画；

Nexys-4-DDR-XADC 开发板demo(Nexys-4-DDR-XADC e.v. Board demo)

74ls165电路源代码verilog,已经验证。(74ls165 verilog)

应用背景 Verilog 实现 MIPS32 V1整数指令集， 5级流水线CPU 没有文档，按照流水线划分模块，代码注释多，便于理解。FPGA验证通过，可综合。 关键技术五级流水线MIPS处理器verilog源码，实现MIPS32的整数指令，代码风格好，注释清晰，适用于计算机体系结构的理解及实践，了解MIPS体系结构有很大帮助

EDA用maxplus2开发设计的简易数字钟，适合初学者，vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language )

SERDES资料，包括reliability_handbook,serdes_handbook,serdes_introduction(SERDES doc,include reliability_handbook,serdes_handbook,serdes_introduction)

用来实现IRIG_B码的解码程序，在XILINX ISE上运行过没有问题，(Used to achieve IRIG_B code decoding process, in XILINX ISE run-off is no problem,)