ADS8325caiyang konfgzhi

Xilinx FPGA reset usage

无线通信中接收侧自动增益控制模块的vhdl代码实现(Receive side of the AGC module vhdl code for wireless communications)

fft变换三个中的一个（站长：三个代码算一个）-one of the three fft transfermation code

基于fpga的fskpsk信号产生器，可实现对1.2kHz和2.4kHz正弦波的采样-based on the fpga and fskpsk signal generator,can achieve sample to the 1.2kHz and 2.4kHz sin wave

用Verilog语言编写的产生正弦波和方波的程序(Generate sine and square wave Verilog language program)

32位加法器作为VHDL编写的第一个代码；

vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统

TFT 液晶屏显示，通过按键，显示不同的曲线(TFT LCD display)

本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典，对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.