登录
首页 » Verilog » 分频及姓名输出

分频及姓名输出

于 2023-04-13 发布 文件大小:225.07 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

对 50 MH z时钟 资源 进行分频, 输出128 KHz时钟信号,将姓名 的 ASCII 码存在数组 中, 并 128 KH z输出每时钟分频原理如下:分频因子为194H,计数器从0计数,clk上升沿有效,当计数器累加到194H时,此时已经完成了clk128周期的一半,此时使clk128翻转,之后分频因子清零,1/2个周期结束,计数器重新开始计数直到下一次翻转。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CodedLOCK
    基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
    2013-08-27 21:37:06下载
    积分:1
  • ideal_6pulse
    理想三相转单相 基于 spwm 的逆变器,可调(Ideal three-phase switch to a single the phase based spwm inverter)
    2012-11-04 21:15:32下载
    积分:1
  • VHDL
    vhdl 让你更加熟悉掌握这么硬件电路设计语言 非常清晰(vhdl)
    2010-07-22 07:30:20下载
    积分:1
  • CCDDRIVE(TCD1206UD)
    关于一款线阵CCD TCD1206UD 的驱动设计,波形符合工作要求(On how the system in SOPC using HDL language development from a custom IP core)
    2020-11-14 09:19:42下载
    积分:1
  • WCDMA_DPD
    WCDMA数字直放站中数字预失真研究及其FPGA实现(WCDMA Digital Repeater digital pre-distortion and its FPGA implementation)
    2011-10-16 19:24:50下载
    积分:1
  • demo_as32ttl1w
    说明:  可以获取各种字符,并在数码管显示出来,非常的靠谱且稳定(Various characters can be acquired and displayed on the digital tube.)
    2020-06-16 15:00:02下载
    积分:1
  • NIOSII-Qsys_v1.3.1
    黑金刚FPGA开发板使用说明文档,讲诉了NIOS和Qsys的详细开发步奏,值得学习。(KINGBOX FPGA development board documentation, recounts in detail the development of step-outs and Qsys NIOS, it is worth learning.)
    2015-03-25 13:42:03下载
    积分:1
  • polynomial_compute
    我自己当初用来求解arctan 暂时没有搞成ip形式 搞好了还要传git 这个代码还没有搞好,因为急需要下载东西 如果感兴趣可以联系我 邮件(this is a not full wrappered code very crude use chebyshev to caculate arctan function i m urgent to download a model from pudn so i do this.)
    2019-05-31 23:25:00下载
    积分:1
  • LCD_VHDL
    用FPGA控制1602型液晶显示,显示一行英文语句。(show)
    2009-09-20 23:14:54下载
    积分:1
  • SPI实现IP,用verilog实现
    SPI实现IP,用verilog实现,结构清晰,其中包括verilog的源代码,设计说明文档
    2022-01-28 17:04:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载