网站首页

利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能...

于 2023-03-19 发布文件大小:338.14 kB

 0  163

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

CPU-Verilog
简单流水线CPU，使用 verilog实现，实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)

2020-06-23 19:40:01下载

积分：1
walkthrough1
switching the lights debouncing , toggle

2010-02-10 03:07:08下载

积分：1
UART0407
ise平台模拟UART，并与PC机实现收发（+1）(ISE platform simulation UART and transceiver.)

2013-04-22 15:38:36下载

积分：1
八线-三线优先编码器
基本的操作代码,a0-a7是八个信号输入端，a7的优先级最高，a0的优先级最低，当a7输入低电平0时，其他输入无效，编码输出y2y1y0=111；如果a7无效，而a6有效，则y2y1y0=110；

2023-05-02 18:40:03下载

积分：1
FPGA
基于FPGA与LM4550B的AC97软声卡VHDL语言驱动，版本2.0-FPGA-based soft and LM4550B the AC97 sound card driver VHDL language, version 2.0

2022-10-28 20:25:03下载

积分：1
布斯算法结构的 VHDL 代码
布斯算法用于在计算机体系结构的两个二进制现在的乘法。随着处理器为转移的运行情况良好，不能轻易做乘法这就是为什么正在使用它。

2022-08-08 00:31:29下载

积分：1
016_versat_updown_counter
说明： Verilog实现的加减法功能计数器，通过独立的自增自减信号控制计数器进行自增计数和自减计数(Function counter of addition and subtraction implemented by Verilog)

2019-11-27 23:16:27下载

积分：1
集成电路的I2C协议间
inter integrated circuit i2c protocol

2022-02-03 10:59:46下载

积分：1
PIDcontrolbook2
PID CONTROLLER HELPING BOOK

2009-03-26 18:18:04下载

积分：1
FPGA-based-image-acquisition-system
FPGA-based high-speed image acquisition system

2016-10-08 11:24:05下载

积分：1

696516资源总数
106914会员总数
0今日下载

利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能...

0 个回复

热门标签

热门下载