网站首页

利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能...

于 2023-03-19 发布文件大小:338.14 kB

 0  164

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

HDLC协议
HDLC协议的FPGA实现，运用了VHDL语言，主要就是解封帧HDCL，平切添加了外部接口

2022-07-15 03:35:09下载

积分：1
Verilog_Ip_RAM
说明： altera ram ip教程。对RAM进行读写操作，写32个数据到RAM中，再将写入的32个数据从RAM中读出。(altera ram ip.write data to ram and read the data from the ram.)

2020-08-17 11:38:21下载

积分：1
fenpin
这是一个二进制的最简单分频器，是一个简短的fpga代码，用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)

2013-11-17 15:01:30下载

积分：1
ldpc
最近在做毕设，ldpc码的编解码实现，这个是verilog实现。(Recently completed the set up to do, ldpc code codec implementation, this is the Verilog implementation.)

2021-05-14 15:30:02下载

积分：1
FPGA实现打车计程系统
采用FPGA实现打车计程系统设计，实现自动计程及计费，本内容包括硬件程序设计及基于QUARTUS软件的仿真

2022-03-25 05:53:10下载

积分：1
read-string-from-FLASH
read data of type character from flash memory

2013-09-08 03:49:15下载

积分：1
FIRDF_design
FIR带通、带阻滤波器设计，需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)

2020-09-28 15:17:44下载

积分：1
PLD与8051接口的参考设计 Xilinx提供的verilog源代码
PLD与8051接口的参考设计 Xilinx提供的verilog源代码-PLD 8051 interface with the Xilinx Reference Design for the Verilog source code

2022-05-12 14:58:28下载

积分：1
时序逻辑与组合逻辑（VHDL）
代码使用应用于 FPGA的VHDL代码，主要是告诉大家时序逻辑和组合逻辑的应用场合和区别，希望能够对大家有所帮助

2022-10-19 04:15:03下载

积分：1
电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求
电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求-Vhdl elevator design, six floors with switch doors, alarm, internal requests and external requests

2022-06-27 17:04:01下载

积分：1

696516资源总数
106914会员总数
0今日下载

利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能...

0 个回复

热门标签

热门下载