基于Basys3的贪食蛇游戏

Quartus环境下多路选择器的编写代码，适合初学数字逻辑设计的进行学习(MUX in Quartus)

电梯控制，包括楼层按键相应，显示上下状态。(Elevator control, including the floors of the corresponding button to show the whole state.)

本文提出了基于 FPGA 用 Verilog 和其执行的锁相环设计。采用 Verilog HDL 设计了锁相环。针对采用赛灵思 ISE 12.1 模拟器用来模拟Verilog 代码。本文给出了锁相环的基本块的详细信息。在本文中，中详细描述了的锁相环实现。使用针对采用赛灵思及其仿真结果也是讨论了。它还提出了针对采用赛灵思 SPARTAN3E 锁相环设计的 FPGA 实现XC3S200 芯片，它的结果。锁相环设计 200 千赫的中心频率。的锁相环工作频率范围是设计的 189 Hz 至 215 千赫，锁系列

vhdl golden reference guide

10GE MAC核心实现10Gbps运行的媒体访问控制功能，在IEEE 802.3ae定义。 ；

基于Xilinx FPGA的OFDM通信系统基带设计一书的源代码 (this is source code from a book)

基于FPGA的JPEG解码，对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)

huffman transform in vhdl language

说明：  VHDL BISS,SSI,ENDAT2.2, ENCODER

IT IS THE DP MEMORY MODULE. IT CONTROLS THE DP MEMORY