登录
首页 » Verilog » 平行 CRC verilog 代码生成器

平行 CRC verilog 代码生成器

于 2023-02-23 发布 文件大小:58.99 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

平行 CRC verilog生成器已经被写在 c + + 生成一个并行CRC verilog 代码,对于给定的用户定义的数据宽度和 CRC 多项式。这是从 outputlogic.com。这直接执行算法应用于该网站。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MifFileGen
    VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子,生成的是一个定点的正弦数据表文件,需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
    2013-07-19 02:32:45下载
    积分:1
  • DDR2 SDRAM CONTROLER
    DDR2 SDRAM在opencore上download的!!!!!!!!!!!!!!!
    2022-03-01 23:29:33下载
    积分:1
  • AHB_SMSS
    ahb single master single slave rtl design
    2021-04-21 11:28:49下载
    积分:1
  • mdio
    用VIVADO软件编写的,实现以太网芯片88E1510中的mdio控制模块代码,并且含有VIO仿真文件(Written in VIVADO software, the realization of the Ethernet chip 88 e1510 mdio control module of code, and contains the VIO simulation file)
    2020-09-16 14:37:55下载
    积分:1
  • uart(可综合)
    说明:  【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。 【实例截图】 【核心代码】核心代码包括TX,RX,Baud,FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)
    2020-12-08 16:00:16下载
    积分:1
  • DDR2_XILINX
    xilinx FPGA设计需要的DDR2文件,可以应用于实际设计中(xilinx FPGA design needs DDR2 files that can be applied to the actual design)
    2014-10-09 09:54:05下载
    积分:1
  • gtx_aurora_zc706_clock_module
    对aurora模块时钟处理模块,实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
    2018-01-23 09:03:31下载
    积分:1
  • Spartan6_GTP_PCIe_xfest_2009_v1_0
    采用Xilinx公司的Spartan6 FPGA设计PCI Express的详细参考资料(Xilinx' s PCI Express, Spartan6 FPGA design, detailed reference information)
    2012-08-30 10:01:33下载
    积分:1
  • Adder4
    本设计是设计了一个4位全加器的内容,是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)
    2009-05-11 19:50:58下载
    积分:1
  • fpuvhdl_latest.tar
    浮点数运算的FPGA实现,包括仿真文件。(FPGA realization of floating-point operations, including the simulation file)
    2009-09-05 11:20:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载