平行 CRC verilog 代码生成器

ds18b20温度传感器，通过状态机对传感器分别进行初始化，访问寄存器，读取数据，将读取到的数据显示到数码管当中，实现温度传感的功能。18b20主要是3个状态机，一个主状态机和两个嵌入的状态机。

用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application。经测试，稳定好用。如果有其他bug或测试不完整之处，可email原作者。用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application。经测试，稳定好用。如果有其他bug或测试不完整之处，可email原作者。 SDRAM  .....hostcont.v  .....inc.h  .....micro.v  ..... eadme  .....sdram.v  .....sdramcnt.v  ..... st_ inc.v  ..... st_inc.h

实现FPGA对AD芯片AD7060的控制，程序代码的注释很多，易学易懂，适合初学者学习使用(it is good ...)

Time divisor vhdl code

vga，显示彩条，及其简单易懂，适合初学(vga, display color bars, and its easy-to-understand, suitable for beginners)

60进制计数器,（由一六进制和十进制连线组成）(60 binary counter (hexadecimal and decimal by a connection form))

说明：  bt1120设计方案，描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)

我重视基本的向上和向下计数器。这不是基本up_down counter.this编码方法不同有关。

ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)

32位乘以32位乘法器，由datapath 和控制中心组成，输出64位结果(32bits by 32 bits multiplier )