登录
首页 » Verilog » 基于FPGA的13位Barker码的实现

基于FPGA的13位Barker码的实现

于 2022-05-08 发布 文件大小:289.36 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器,利用FPGA实现13位Barker码相关器,并对其用Modelsim仿真。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL
    用VHDL语言实现一Mealy型时序电路,并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)
    2014-03-20 14:44:28下载
    积分:1
  • VGA_Test
    说明:  基于FPGA的VGA驱动代码VHDL 在显示屏显示一个汉字(FPGA-based VHDL code of the VGA driver that a character in the display)
    2009-08-10 14:55:27下载
    积分:1
  • Multiplier
    A multiplier unit in VHDL
    2010-01-05 11:42:02下载
    积分:1
  • rmii
    rmii 以太网接口时序源代码,值得开发借鉴的哦(verilog hdl)
    2013-10-12 09:56:24下载
    积分:1
  • 基于Basys3的贪食蛇游戏
    基于Digilent Basys3的贪食蛇游戏,Xilinx Aritix7-35T FPGA芯片,用板载按键操作,VGA输出到显示器
    2023-03-09 09:30:04下载
    积分:1
  • VerilogDHL
    VerilogHDL教程,很详细全面的Verilog教程,循序渐进,由浅入深,十分好的学习资料(VerilogHDL tutorial, very detailed and comprehensive Verilog tutorial, step by step, progressive approach, a very good learning materials)
    2011-07-13 14:19:53下载
    积分:1
  • 时钟同步的Verilog代码,signal_sync和crossdomain_signal
    跨时钟同步功能的Verilog代码,有两个文件,signal_sync和crossdomain_signal module signal_sync ( clk_i, rst_i, signal_i, signal_o, valid_o, edge_o, posedge_o, negedge_o ); module crossdomain_signal (     input         reset,     input         clk_b,     input         sig_domain_a,     output        sig_domain_b );
    2022-02-02 17:04:15下载
    积分:1
  • UART
    verilog代码,串口发送接收代码,含有源代码和测试文件,准确可用(verilog code for serial port transmit and receive code, with source code and test files, and accurate available)
    2011-10-19 09:20:12下载
    积分:1
  • ds18b20
    说明:  ds18b20的Verilog程序,经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。(ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.)
    2020-10-29 11:09:56下载
    积分:1
  • ADC实验
    用于单片机的adc采集实验,经过降噪处理,结果精确(ADC acquisition experiment for single chip computer, after noise reduction processing, the result is accurate)
    2018-11-27 21:41:13下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载