登录
首页 » Verilog » 锁相环Verilog代码

锁相环Verilog代码

于 2022-01-26 发布 文件大小:165.44 kB
0 134
下载积分: 2 下载次数: 3

代码说明:

锁相环是通信领域最基本的元件,同时在FPGA上也有广泛的应用,本代码是锁相环PLL的Verilog HDL代码,简单易读,能够实现PLL基本的锁相、分频等功能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fft1024 verilog代码
    fft1024 verilog 代码 可以编译成功 建议下载学习(The fft1024 verilog code can compile successful Suggestions for download learning)
    2017-07-20 10:31:05下载
    积分:1
  • H.264 Verilog Decoder
    nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核
    2022-09-21 08:50:03下载
    积分:1
  • 基于FPGA的简易流水灯,适用新手入门级训练,课程教学等
    新手教学代码流水的呢,非常简单一看就懂,欢迎交流
    2022-03-01 02:17:31下载
    积分:1
  • MT25QL02GCBB8E0_VG12.tar
    美光MT25Q系列NOR Flash测试模型(Micron MT25Q Series NOR Flash Test Model)
    2021-01-28 21:28:36下载
    积分:1
  • MIPS_32位
    32位单周期校验码
    2022-04-01 11:56:32下载
    积分:1
  • 8psk
    在matlab中8psk的调制和解调仿真程序(the modulation and demodulation of 8psk)
    2013-05-02 09:54:07下载
    积分:1
  • apb2ahb
    verilog code for apb to ahb convert
    2021-01-05 03:38:55下载
    积分:1
  • 完整SD控制器!支持文件系统。
    32-bit Wishbone Interface • DMA • Buffer Descriptor • Compliant with SD Host Controller Spec version 2.0 • Support SD 4-bit mode • Interrupt-on-completion of Data and Command transmission • Write/Read FIFO with variable size • Internal implementation of CRC16 for data lines and CRC7 for command line Wishbine 总线使用。完整的SD卡控制器,支持文件系统,高速传输。
    2023-05-06 18:00:02下载
    积分:1
  • FPGA_SPWM
    此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
    2019-02-19 16:12:33下载
    积分:1
  • fwPVerlilog
    68013与FPGA的通信,包含了固件程序与verilog程序(68013 and FPGA communication, including firmware and verilog program)
    2013-06-19 16:04:40下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载