登录
首页 » Verilog » 测试AD9226采集数据能力,并将数据发送到串口显示为电压值。

测试AD9226采集数据能力,并将数据发送到串口显示为电压值。

于 2023-02-03 发布 文件大小:10.21 MB
0 302
下载积分: 2 下载次数: 2

代码说明:

测试AD9226采集数据能力,并将数据发送到串口显示为电压值.采用的是cyclone iv的FPGA。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • V2.tar
    SDIO slave, written in verilog, does not support SPI mode.
    2021-04-05 16:59:04下载
    积分:1
  • OV7670_VGA_OK
    说明:  基于ESS303开发板的OV7670_VGA拍照功能实现(Implementation of OV7670_VGA camera function based on ESS303 development board)
    2020-06-25 09:00:01下载
    积分:1
  • sopc
    基于FPGA的SD卡音频播放器 经过调试可以直接用,音质很好有MP3的所有功能(FPGA-based audio player, SD card can be directly used after debugging, good sound quality with all the features of MP3)
    2021-01-02 23:08:57下载
    积分:1
  • CAN总线开发代码 can-sja1000
    CAN总线开发代码,FPGA与sja1000通信,可实现CAN的接收和发送。(The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.)
    2021-04-14 17:08:55下载
    积分:1
  • RS232协议Verilog实现
    RS232协议的Verilog简单实现,包含发送和接收模块。
    2023-04-18 18:15:03下载
    积分:1
  • FPGAPPCI9054
    FPGA连接PCI9504的电路图。以及PCB文件(FPGA connected to the circuit diagram of the PCI9504. And PCB files)
    2012-10-22 15:29:00下载
    积分:1
  • con1
    4 bit convoltion with vhdl.
    2011-10-18 18:18:09下载
    积分:1
  • Verilog流水整除算法
    借助于实际计算除法的经验,比如11(1011)除以2(0010)(注:以二进制的方式进行),我们首先会比较被除数的最高位是否大于等于除数2,显然该例中1小于10,那么商0,再向下一位看,此时为10,与除数相等,商1余数为0;继续看被除数后一位为1小于除数2,商0,再向下一位看,此时为10,与除数相等,商1余数为1;这样连续比较四次便得到了最后的结果。商为5(0101),余数为1;
    2022-08-08 11:24:59下载
    积分:1
  • 四种亮灯方式自由切换的跑马灯(用verilog_hdl语言编写的跑马灯程序)
    这是一个学习verilog HDL的好资料,适合于初学者,讲解详细,从浅入深,学好这个语言,是学习硬件描述语言的好东西,好资料!
    2022-05-08 07:52:47下载
    积分:1
  • ccd
    自己写的一个tcd1209d的时序驱动代码,是用verilog语言编写的,可以借鉴(Of write a tcd1209d of timing-driven code, Verilog language, can learn from)
    2021-04-08 09:39:00下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载