测试AD9226采集数据能力，并将数据发送到串口显示为电压值。

Booth 算法使用 Verilog HDL 实现用于 16 位乘法签名和未经签名的数字。展位乘数作品上的添加和转移操作的二进制数。

verilog编写的SDRAM实验，有串口调试助手和相关资料！！！！！！！！！！！！！！！！！！！！！(Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!)

简单状态机描述的同步FIFO，包括读写计数器，空满标志位的控制。可实现顺序读写数据，包括测试文件，仿真结果正确。 filelist:fifo.v,fifo_test.v

暑期实习，基于FPGA的电子琴，任意分频。                                                                                                                                                                

基于DDS的信号源设计（包括三角波、正弦波、方波）(Design of signal source based on DDS)

这个源代码是EasyFPGA030的例程。欢迎大家下载、试用。谢谢大家的支持！

数字信号处理器 （DSP） 应用低功耗有限脉冲响应 （FIR） 滤波器。因为它是数据通路的算术建筑变化，提出的体系结构可以应用于任何分层的体系结构，功率在哪里的主要制约因素。设计了研发的 Verilog HDL 模型。

数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。(NC NC divider divider design of its function is when the input given different input data, input the clock signal will have different frequency than, for example 3 is to use the NC prescaler count preset value of the adder parallel counter design is completed, the method is to count the number of overflow bit with preset load to the input signal phase.)

DES in verilog codes

VHDL入门级好教材《VHDL开发精解与实例剖析》(VHDL development solution with fine examples of analysis)