verilog三阶数字锁相环

GAL16V8(仿真74LS138),试验通过。包括able及jed文件。对pcb印板设计时，对简化走线特别有用。简单的修改GAL16V8程序，可灵活地进行地址译码修改。(GAL16V8 (simulation 74LS138), test passed. Including the able and jed file. Printed on the pcb board design, especially useful to simplify alignment. Simple modifications GAL16V8 program, the flexibility to change the address decoding.)

使用的是Verilog HDL编写的状态机的设计。完成的密码锁的解锁，上锁功能，密码锁的修改密码功能，使用的飓风的开发板完成的实验。使用数码管显示密码，用led灯及蜂鸣器提示密码的正确与否，代码比较简单，使用Modlisme仿真的波形比较清楚。代码的注释很多。很适合入门者学习。

自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)

interruption routine for PIC16F877

16*16点阵横向移动显示！采用QUARTUS II 9.0编译通过！(16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!)

sram 6bit仿真模型，verilog编写(sram 6bit simulation model, verilog prepared)

在AX309开发板上有一个IIC接口的EEPROM芯片24LC04，容量大小为4Kbit，用户可以用来存放一些硬件设置数据或者用户信息。因为EEPROM为掉电后数据不丢失的存储芯片，另外用户也可以通过IIC总线对它进行多次编程。想要读写EEPROM，我们首先要理解IIC总线读写的时序。

altera DDR3 逻辑测试代码，这是工程实际调试好的代码，保证能用。(altera DDR3 vhdl code)

正弦信号发生器，用VHDL来完成，抗干扰能力较强，(Sinusoidal signal generator, using VHDL to accomplish, a strong anti-interference ability,)

说明：  ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)