-
fifo
说明: 用FPGA完成256*8的存储器的读写操作( complete reading and writing 256* 8 memory with FPGA )
- 2010-04-24 17:07:06下载
- 积分:1
-
verilog数字式秒表
数字秒表的设计思路是通过一个计数电路,首先对一个时钟进行不同的分频,然后将分频出的时钟分别送给相的的模块,毫秒计数器,秒计数器,分计数器,时计数器,然后经过译码电路送给数码管,显示出相应数字。具体操作则是通过外部的开关防颤动电路来设计控制器,从而达到对计时模块的控制,完成“计数”、“停止”和“复位”的动作。
- 2022-01-22 04:16:59下载
- 积分:1
-
Uart2Sdram2TFT_sobel
说明: 使用FPGA实现sobel边缘检测的图像处理算法,更改后可直接使用在自己的系统上。(FPGA is used to implement the image processing algorithm of Sobel edge detection, which can be directly used in its own system after change.)
- 2019-12-30 19:40:45下载
- 积分:1
-
snake_VHDL
基于vhdl编写的贪吃蛇游戏,课程设计必备(Based on the VHDL language of the snake game, curriculum design essential)
- 2020-11-06 09:49:50下载
- 积分:1
-
random_num_gen
通过随机数产生原理进行verilog编程,从而实现FPGA的随机数产生(Through random number generation principle for Verilog programming, so as to achieve the FPGA random number generation)
- 2017-07-08 11:55:41下载
- 积分:1
-
15-04-0218-01-004a-ieee802-15-4-mac-overview
THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3
- 2013-04-18 20:04:49下载
- 积分:1
-
cmsdk_apb_timer
说明: 关于计时器 verilog语言,采用arm架构的m3,可以直接应用于soc(About timer verilog language, USES the arm architecture of m3, can be directly applied to soc)
- 2021-04-26 12:38:45下载
- 积分:1
-
8_sys_clock
黑金开发板对时钟信号的编写实验以及调试,相关代码如压缩包所示(CLOCK FPGA)
- 2012-09-18 22:51:36下载
- 积分:1
-
VHDL
产生svpwm波形,可以参考下载,以便学习交流(gennerate SVPWM wave)
- 2017-11-21 15:38:29下载
- 积分:1
-
fifo
说明: FPGA的fifo与dsp的emif接口测试程序(EMIF interface test program for FIFO and DSP of FPGA)
- 2020-12-03 16:59:25下载
- 积分:1