登录
首页 » Verilog » verilog按键检测

verilog按键检测

于 2023-01-01 发布 文件大小:3.28 MB
0 178
下载积分: 2 下载次数: 1

代码说明:

if(key_delay>5)//抖动处理  {  if(key_value>0)//松手后无法进入该语句 {  if(!f_onkey)// 疑问!在松手后 key_value为0,这个语句的内容还能执行吗? {  请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于basys3的推箱子游戏
    说明:  基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
    2021-03-12 13:09:25下载
    积分:1
  • Four-controllable-counter
    说明:  功能是(用Verilog语言的,内有比较详细的注释): (1)计数器的功能是从0到9999计数,并能以十进制数的形式在七段数码管上显示出来(包括七段数码管显示模块). (2)该计数器有一个1个nclr和一个adj_plus端,在控制信号的作用下(见下表),计数器具有复位、增或减计数、暂停的功能。编写以上的程序的完整模块. 计数器的功能表 nclr adj_minus 功 能 0 0 复位为0 0 1 递增计数 1 0 递减计数 1 1 暂停计数 (Function is (with Verilog language, the more detailed comments): (1) counter function is from 0 to 9999 counts, and are able to form a decimal number on the seven-segment LED display (including the seven-segment LED display module). (2) The counter has a one nclr and a adj_plus side, under the action of the control signal (see below), the counter has reset, increase or decrease of count pause function. Complete the preparation of the above program modules. Counter function menu nclr adj_minus reset 0 0 0 0 1 1 0 counts counting suspended Count 1 1)
    2011-03-01 22:47:51下载
    积分:1
  • VHDL_biss
    FPGA中针对Biss通讯协议解码VHDL语言源码(FPGA communication protocols against BiSS source decoder VHDL language)
    2021-03-15 19:19:22下载
    积分:1
  • 4位Verilog计数器代码
    Verilog最基本的源代码之一,位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频,因此是Verilog入门非常实用的代码之一。在此代码基础之上,可以进行多种改变,实现不同的功能。
    2022-01-21 19:54:42下载
    积分:1
  • squareLoop
    利用平方环法提取同步载波的FPGA实现的仿真(FPGA implementation of synchronous carrier extraction using square loop method)
    2021-01-11 17:18:49下载
    积分:1
  • GPU_Programming_Guide_Chinese
    GPU编程的经典之作,值得一读。 GPU运算效率比CPU高出一截,学习GPU编程会大有裨益(a book for GPU_Programming)
    2012-10-19 16:32:00下载
    积分:1
  • 1
    说明:  VGA图像显示,可实现图片和实现移动功能(VGA image display, enabling images and moving functions to achieve)
    2014-07-03 11:17:12下载
    积分:1
  • 简易信号发生器 FPGA
    说明:  简易信号发生器,可以实现简单的信号实现,任意波编辑,通过FPGA的verilog语言实现功能,自测可以正常使用。(Simple signal generator, can realize simple signal realization, arbitrary wave editing, through FPGA Verilog language function, self-test can be used normally.)
    2021-03-25 11:15:32下载
    积分:1
  • 基于Altera DE2的数字跑表设计
    将100Hz,产生6计数器的100ms,1s,10s,1min,10min的时钟,有
    2022-04-09 11:32:45下载
    积分:1
  • verilog流水灯例程
    LED 流水灯例程  本章将介绍从新建一个项目, 以及到最后下载到 FPGA 的全过程,让初次接触 FPGA 的朋友,如何使用 FPGA 进行一个简易项目的开发,有个直面的感性认识,只有通过学习本章的内容,您才算是 FPGA 开发入门了。在投简历的时候才可以夸张的说熟练掌握 FPGA 的开发啦(^_^)。  在例程中,我们要做的是流水灯实验,顾名思义就是要 LED 像流水一样的点亮,这样说吧,就是先单独点亮第一个,然后点亮第二个,然后……。不解释这么多了, 大家还是看实验结果吧!
    2022-02-01 03:05:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载