使用Verilog HDL的全加器的设计

说明：  ZEDBOARD的管脚分配图和约束文件，包括PCB图和xdc文件(Pin assignment of ZEDBOARD)

基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计，实现其功能，并且能够在FPGA开发平台Quartos上通过仿真验证，证明其正确性(Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the CAN bus communication controller front-end design. Verilog HDL language that is used to complete the data link layer CAN protocol the RTL-level design, to achieve its function, and can be on the FPGA development platform Quartos by simulation to prove its correctness)

FPGA 的UDP实现，能够实现ARP、IP、UDP协议。已经通过验证。

说明：  用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)

本程序为PCI的协议代码，用Verilog语言编写，还有textbench，经过我们工程验证，能顺利的识别出PCI设备

在学习verilog语言及数电的相关知识后，运用所学知识及查阅资料完成对简易数字钟的设计，以巩固以前所学知识，提高解决和分析问题的能力以及掌握稍复杂逻辑电路的设计方法；深刻理解verilog语言的思路，并进一步掌握操作BASYS2板的使用；掌握计数器的设计方法，模块之间的协调方式，了解电路设计层次。       构造一个24小时制的数字钟，要求能显示时、分、秒（用数码管加LED来完成），能利用板上的微动开关作时钟的调整，用板上的LED的闪烁作整点报时。

暑期实习，基于FPGA的电子琴，任意分频。                                                                                                                                                                

STM32F107几种功能demo：串口，定时器，外部中断，systick，看门狗等实例

ram 的ahb接口，ram ahb interface 好用的中转接口ram 的ahb(ram ahb interface ram ahb interface ram ahb interface)

实现拟想要的音乐，基于at89s51单片机的电子琴设计！(To achieve the desired music to be based at89s51 keyboard microcontroller design!)