这是一个在FPGA上实现CRC算法的程序，包含了CRC

设计与验证Verilog_实例，经典的HDl书籍，强烈推荐-Design and verification Verilog_ examples Hdl classic books, strongly recommend

tPad DE2-115/70开发板可用的摄像头采集、显示程序，QT10.0以上环境可用，原装代码，可以进行修改加以使用，如使用到倒车影像系统中，视频显示等。(tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such as the use of the reversing video system, the video display.)

controller for sending serial data at different speeds

多相抽取滤波器。分四相，两倍抽取，采用16阶FIR滤波器实现(Polyphase decimation filters. Divided into four phases, extracted twice using 16-order FIR filter implementation)

龙芯CPU+IP+资源简介，希望大家能够了解自己开发的芯片。(Godson CPU+ IP+ Resource profile, hope that we can understand their own chips.)

关于FFT算法的FPGA实现（源码），数字信号处理不可少。-FFT algorithm on the FPGA implementation (source code)

用MSP430进行压力测试，完成数据的分析(with msp430 to continue on press test.to complete about the anlysys about data)

在quartus平台下使用verilog语言编程实现简单的单流水线CPU，可以执行16条基本指令(Quartus platform in the verilog language programming using a simple single-line CPU, can perform 16 basic instructions)

VDHL的简单DEMO演示，有利于初学者学习使用(VDHL simple demo DEMO will help beginners learn to use)

hbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu sås jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje