合众大公司XILINX_V4实验箱原理图

说明：  SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)

基于DE2开发板的VGA显示模块，仅供大家参考-DE2 development board based on the VGA display module, for your reference

功能指标：1.完成对货物信息的存储、进程控制、钱币处理、余额计算和显示功能2.当总币值等于顾客需要的商品单价时，机器送出需要的商品；若总币值大于顾客需要的商品单价时，机器除提供所需商品外，并将余币退出；若总币值小于顾客需要的商品单价时，机器退出顾客投入的硬币。3.有重新开始（即取消交易）按钮，使整个系统恢复到初始状态。4.在一次投币只能购买一件货品的基础上，扩展为可以一次投币购买多种商品（在余额足够的情况下）。技术指标：1.假设自动售货机能够销售 4 种商品，初始数量设为 5 个，4 种商品的价格分别为 1 元、2 元、3 元和 4 元，允许投入 1 元、5 角。2.购买商品时投币时间有限制，不得超过 30 秒，在时间到后，自动售货机按不足钱数处理，退还全部硬币（1 元、5 角）。3.能够通过数码管显示投入的钱币的余额。4.每种销售的商品，数量和价格可以进行更改。4.在用数码管显示余额的基础上，增加显示四种商品的价格数量。

vhdl code for obtaining video output through vga port

ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)

detection of the following sequence ‘10110110’in VHDL

能实现数字钟中时间的显示，并可对小时，分钟，秒进行调整-Can realize the time digital clock display, and on the hours, minutes, seconds to adjust

树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算-Square root of the tree-type divider-type device to achieve VERILOG

用verilog编写在FLEX10K上实现的简易CPU-used in the preparation of Verilog FLEX10K achieve simple CPU

台湾产数字编码电位器EC11的使用测试程序(Taiwan-digital encoder potentiometer EC11 of testing procedures)