登录
首页 » Verilog » 卷积编码 FPGA

卷积编码 FPGA

于 2022-11-04 发布 文件大小:1.44 kB
0 137
下载积分: 2 下载次数: 1

代码说明:

FPGA实现的卷积编码,1/2编码效率,可在此基础上改为其他码率,如2/3 3/4等

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • serial_communication
    说明:  串口操作源代码,本代码采用veilog hdl语言编写,并经过本人多次验证。(source code, the code used veilog HDL language, and after I repeatedly verified.)
    2006-04-06 09:38:19下载
    积分:1
  • c
    智能小车用到的c程序,单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
    2013-07-16 14:18:21下载
    积分:1
  • sp6ex15
    SRAM读写测试,每秒进行一次单字节SRAM读写,使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)
    2017-08-02 10:29:57下载
    积分:1
  • HDB3
    HDB3码在matlab中的仿真,包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)
    2020-07-04 19:40:02下载
    积分:1
  • ADS822E
    ad转换器ads822e/ads822的驱动模块(AD converter ads822e/ads822 driver module)
    2021-04-23 22:28:48下载
    积分:1
  • FPGA NIOS II W5500
    Altera FPGA  NIOS II 通过W5500芯片完成网络TCP/IP通讯。
    2022-08-10 04:58:17下载
    积分:1
  • tanchishe-QuartusII
    VGA显示FPGA实现的VHDL语言的贪吃蛇游戏设计 本设计分为6个模块主要是扫描模块 VGA现实和控制模块 游戏设计的模块 电源模块等 用QUARTUS2仿真运行(VGA display FPGA VHDL language to realize the Snake game design The design is divided into six modules mainly scanning module VGA module power module and control module reality game design, etc. Simulation run with QUARTUS2)
    2020-11-06 10:09:50下载
    积分:1
  • xiawenyu-verilog-
    数字系统设计的入门书,教你如何学会用verilog语言实现各种数字逻辑功能,例程经典易懂(xiawenyu verilog)
    2012-02-18 11:40:39下载
    积分:1
  • stm8uart
    Demo program for use UART STM8S
    2013-09-05 03:18:35下载
    积分:1
  • pipeline_FPGA
    FPGA流水线设计的资料,可以作为学习FPGA开发并行操作的一个经典教材,具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)
    2011-07-02 12:00:57下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载