Verilog实现的点乘运算

借助于实际计算除法的经验，比如11（1011）除以2（0010）（注：以二进制的方式进行），我们首先会比较被除数的最高位是否大于等于除数2，显然该例中1小于10，那么商0，再向下一位看，此时为10，与除数相等，商1余数为0；继续看被除数后一位为1小于除数2，商0，再向下一位看，此时为10，与除数相等，商1余数为1；这样连续比较四次便得到了最后的结果。商为5（0101），余数为1；

高电平置数，高电平清零的同步D触发器

this project is about FIR FIlter By VHdl codes in the ISE.

说明：  isa MEMORY PLAN eu biu asm

verilog语言实现一个CPU，汇编程序实现汉明编码功能，输入11位代码，输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)

基于CS的一维距离像（HRRP）及FFT成像对比(CS-based HRRP and FFT HRRP)

8051 1Khz sine wave generator. make use of DAC0808 and timer 0 interrupt. Also single led is blinked continuously.

verilog实现增量式PID算法，实测可用，带modelsim仿真(PID algorithm by verilog)

里面有状态机的应用，比如在HEAD那个状态，统计5个0x55d5数，那么 如何知道现在希望是55还是d5呢？ 假设head_flag信号，若head_flag=0，希望是55；若是head_flag=1，希望是d5。 4. 初值：0；加

给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)