登录
首页 » VHDL » 用VHDL语言实现数字钟的设计

用VHDL语言实现数字钟的设计

于 2022-10-28 发布 文件大小:52.11 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

用VHDL语言实现数字钟的设计,要求设计实现一个具有带预置数的数字钟,具有显示年月日时分秒的功能。用6个数码管显示时分秒,set按钮产生第一个脉冲时,显示切换年月日,第2个脉冲到来时可预置年份,第3个脉冲到来时可预置月份,依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒,第 8个脉冲到来后预置结束,正常工作,显示的是时分秒。Up为高电平时,upclk有脉冲到达时,预置位加1.否则减1。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • flash_test_24
    实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)
    2020-06-18 20:00:02下载
    积分:1
  • tb_time_offfset
    说明:  offset_cancellation code for matlab to hdl
    2020-06-17 12:20:02下载
    积分:1
  • 100_Power_Tips_for_FPGA_Designersi
    fpga高手设计实战真经100则,最新的FPGA英文书籍,值得参考学习(100 Power Tips for FPGA Designers,The new FPGA English books, worth learning)
    2013-12-06 19:40:43下载
    积分:1
  • SV-Combinational-Logic
    system Verilog combinational logic
    2017-01-24 18:50:29下载
    积分:1
  • mun_base
    说明:  adfvff f fdfs f dvdsz dz vdzsvd hdfdgvaz
    2019-03-28 07:33:03下载
    积分:1
  • Advanced-FPGA-Design
    Advanced FPGA Design - Architecture, Implementation, and Optimization(Advanced FPGA Design- Architecture, Implementation, and Optimization)
    2015-04-13 16:00:33下载
    积分:1
  • 51SCMTutorial
    《精彩51单片机教程》适合初学者,很难得(" Discover the 51 SCM Guide" for beginners, very rare)
    2010-09-10 20:26:39下载
    积分:1
  • CHING
    数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)
    2013-03-06 15:32:11下载
    积分:1
  • 华为_大
    华为_大规模逻辑设计指导书,看看人家是怎么管理FPGA编程的,真的获益匪浅-Huawei _ large-scale logic design guide book, take a look at how the management of people FPGA programming, and really benefited from
    2023-01-02 23:55:03下载
    积分:1
  • 递增方式在4位数码管上向上计数显示从0000
    递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器,并用数码管显示当前计数值-Incremental approach in the four counts upward digital tube display from 0000-0001-
    2022-11-11 14:10:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载