自己写的_MIPS CPU，根据MIPS指令集设计

使用Verilog完成DS1302的驱动，工程已经经过测试，可直接使用。(DS1302 using Verilog complete drive, the project has been tested and can be used directly.)

说明：  OFDM载波同步，Verilog编写，完全正确！！！(verilog )

基于FPGA的i2s接口输入模块设计，其中有原理图和verilog源码，可在Quartus环境下进行仿真(FPGA-based i2s interface input module design, including schematics and verilog source code, can be simulated in Quartus environment)

实现1:8路彩灯同时亮灭；2：8路彩灯从左到右逐次亮灭；3:8路彩灯间隔亮灭；4：高电平清零5：包含分频

维特比译码器，调用IP核，软判决输入，开发平台Xilinx Spartan-6系列FPGA(viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA)

鼎lpc1788尚开发板的vga的显示，1024x768(lpc1788board,lcd to vga display,1024x768)

本章将介绍从新建一个项目， 以及到最后下载到FPGA的全过程，让初次接触FPGA的朋友，如何使用FPGA进行一个简易项目的开发，有个直面的感性认识，只有通过学习本章的内容，您才算是FPGA开发入门了。在投简历的时候才可以夸张的说熟练掌握FPGA的开发啦(^_^)。 在例程中，我们要做的是流水灯实验，顾名思义就是要LED像流水一样的点亮，这样说吧，就是先单独点亮第一个，然后点亮第二个，然后……。不解释这么多了， 大家还是看实验结果吧！

FPGA资料与所用元器件的数据参考手册与应用指南(ds312_Spartan-3E FPGA Family )

频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C(Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digital tube Language C)

Real time Clock DS1307 interacing with PIC using I2C.