设计与表征的并行前缀加法器使用 Fpga

说明：  基于fpga的函数发生器设计通过fpga实现正弦波输出(基于fpga的函数发生器)

说明：  FPGA控制外边led，并实现跑马灯等多种效果，用户可以自行控制(FPGA control outside led)

讲述4ASK的原理并附有matlab调制解调的源码。。。。。。。。。。 注：原来上传的4ASKmod.zip不要下(The principle tells 4ASK together with modulation and demodulation matlab source. . . . . . . . . . Note: The original upload 4ASKmod.zip not down)

首先根据连续运算的过程，用状态机做出键盘输入模块，然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU，之后做出将16位二进制数显示出来的显示模块，再根据连续运算流程并考虑与键盘输入的配合，做出了音乐计算器最核心的控制模块，完成输入数字的存储、运算、显示功能，最后加入音乐模块，实现全部功能。

它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器

此代码粗略才描述了怎么用红外线控制电机的转动，包括前传，中止，后转，加速等等。此代码并非本人原创，只是经过本人修改，更人性化而已，当然并不完美，多有瑕疵。只是望其能帮助初学者更好的学习、理解，以尽绵薄之力。

verilog matlab iir 数字滤波器 IIR低通滤波器，matlab与verilog程序完全对应 IIR低通滤波器，matlab与verilog程序完全对应 IIR低通滤波器，matlab与verilog程序完全对应

or1200 PS2_Core code

说明：  FPGA程序的top.v文件，主要实现DDS信号发生器功能，通过定时器，可简单实现输出幅值无极跳变(FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping)

该程序实现了一个FIR滤波加速器，该程序在FPGA板上开发，通过使用VHDL语言来定义RS232端口的使用(design a FIR Filter Accelerator based on FPGA board and RS232 interface using VHDL language. )