基于FPGA驱动高速AD/DA

利用FPGA制作的简易数字频率计，简单实用。

LCD显示超级玛丽游戏2 (LCD display Super Mario game)

说明：  wallance树实现8*8无符号数的相乘(Multiplication of 8 * 8 unsigned numbers by Wallace tree)

CSCC标准下的RS(255,223)码的译码器设计，采用verilog语言编程实现，在软件QUARTUS II 9.0环境下仿真通过，并在CYCLONE IV系列开发板调试通过。

I2C verilog code I2C僅使用兩個雙向開漏線，串列資料線（SDA）和串列時鐘線（SCL），上拉了電阻。使用的典型電壓是+5 V或+3.3 V（雖然其他電壓系統也是允許的）。 在I2C參考設計中，使用7位或10位（取決於所使用的裝置）位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式，但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點，並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性，例如16位元尋址。(I2C verilog code I2C (Inter-Integrated Circuit))

un controller pi par le langage VHDL xilinx ise design 13.2

说明：  编码方式为213的Viterbi卷积码编码器和译码器的FPGA的实现，包含整个QuartusＩＩ的工程文件，解码方式为寄存器交换法(Encoding for the 213 convolutional code encoder and Viterbi decoder FPGA realization of the project file that contains the entire QuartusII, decoding method for the register exchange)

基于verilog的出租车付费系统 带验证模块

10G高速以太网mac VERILOG源码 可仿真可实现(10G high speed Ethernet MAC verilog code can be used for synthesis or inplementation)

用VHDL语言实现QPSK调制功能和解调功能,(Using VHDL language features QPSK modulation and demodulation functions,)