-
spi_slave
说明: xilinx 平台的SPI从接口实现源码,供参考学习(used xilinx,slave-spi interface.)
- 2019-04-21 12:08:29下载
- 积分:1
-
Uart2Sdram2TFT_median_filter
说明: 使用FPGA实现中值滤波算法,能够使数据直接使用该系统对数据进行中值滤波。(FPGA is used to realize the median filtering algorithm, which can make the data directly use the system for median filtering.)
- 2019-12-30 21:27:58下载
- 积分:1
-
Idddc_30mF
中频70M,30M带宽LFM信号,采样率为102.4M,,数字下变频后,还进行了三倍抽取,最后还得到I,Q两路信号
(IF 70M, 30M bandwidth LFM signal, the sampling rate 102.4M, under digital variable frequency after also carried out three times extracted, and finally also received the I and Q signals)
- 2012-07-25 23:56:30下载
- 积分:1
-
class-test
自己编写的C++的类的测试程序,有详细的注注释,对初学者有很大帮助!!!(The own written C++ class test program, detailed annotation of Note of great help for beginners! ! !)
- 2012-08-28 09:24:41下载
- 积分:1
-
gwnseq
verilog产生高斯白噪声,gwn_en信号产生使能,gdata是幅度服从高斯分布,功率谱密度为定值的高斯白噪声序列,共10位(现实中只能够做到带限,跟dac输出带宽有关,我的系统只能做到300kHz)(verilog Gaussian white noise, gwn_en signal enabled, gdata amplitude Gaussian distribution, power spectral density of white Gaussian noise sequence value, a total of 10 (in reality can only be band-limited, with dac output bandwidth related, My system can do 300kHz))
- 2014-06-13 13:18:45下载
- 积分:1
-
廉价 FPGA 实现模拟示波器方式显示
用廉价 FPGA 实现 模拟示波器方式的显示,含 Quartus II 工程文件,原理图 PCB 图。
- 2022-03-19 14:27:15下载
- 积分:1
-
jt2
基于FPGA的交通灯代码,VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)
- 2013-10-26 13:30:26下载
- 积分:1
-
verilog实现二维卷积设计
利用Verilog实现了二维卷积的操作,输入特征图尺寸为7x7,卷积核尺寸为5x5,分别使用了折叠、脉动阵列行固定、脉动阵列权重保持三种硬件实现设计方法来完成二维卷积的设计。
- 2023-08-23 08:15:04下载
- 积分:1
-
AD9747的SPI接口及寄存器配置
,
verilog语言实现的高速DACAD9747的SPI接口及寄存器配置
- 2022-06-29 16:02:30下载
- 积分:1
-
keygen
ISE 9.2 serials working
- 2021-03-29 14:39:10下载
- 积分:1