Verilog DDS发生器的实现

uartuartuartuartuartuartuart 基于安排不

这是一个基于xc5vlx110t的硬件测试程序，包括waterled，独立拨码开关等，可以用于初学者熟悉FPGA下载流程和检测硬件是否状况良好，从而把更多地精力投入到逻辑设计上来，避免不必要的浪费

基于verilog的FFT设计，使用vivado作为开发平台(Verilog based on the FFT design, the use of vivado as a development platform)

128 位 aesverilog 代码 对于很多核心处理器阵列平行 aes 引擎

verilog 编写的比较最大值最小值得的程序，而且能够求出最大最小值在ram中存储的位置，测试通过下载即用(Comparison of the maximum write verilog smallest worthwhile program, and minimum and maximum values ​ ​ can be obtained is stored in ram position, the test that is used by downloading)

本控制器与博世参考模型测试

一个实用的uart协议模块，使用verilog 实现(A practical uart protocol modules, use verilog to achieve)

说明：  资料是本人根据相关文献资料用vhdl语言编写的旋转机械鉴相信号倍频的程序，multifre1.vhd是倍频程序，multifre1.vwf是仿真波形文件，stp1.stp是虚拟逻辑分析仪signaltap文件。该倍频程序可以直接使用，可以设置倍频数，修改实体参数N即可。(According to the literature data is the information I have written in with vhdl Rotating Machinery Kam believe that the procedure multiplier number, multifre1.vhd is the multiplier process, multifre1.vwf is the simulation waveform files, stp1.stp a virtual logic analyzer signaltap file. The multiplier process can be used directly, you can set the multiplier number, modify the parameter N can be solid.)

bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)

RS（255，223）编码器，已实际运用到产品中(RS (255,223) encoder has actually applied to products)