Verilog DDS发生器的实现
于 2022-05-27 发布
文件大小:8.58 MB
0 167
下载积分: 2
下载次数: 1
代码说明：
一个从0-1MHZ的正弦DDS发生器，如果你对Verilog语言以及FPGA有兴趣的话，这个可以作为一个入门的教程。有兴趣的朋友们可以来下载，如果有什么不懂的地方可以随时请教楼主，如果代码中有什么问题的话，也可以向楼主提出改正。
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
