登录
首页 » Verilog » VGA的verilog实现

VGA的verilog实现

于 2022-09-15 发布 文件大小:1.77 kB
0 164
下载积分: 2 下载次数: 1

代码说明:

VGA的verilog实现,通过宏控制输出格式,兼容altera的avalon总线。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • S6_VGA
    1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中(1. The source file is saved in the src directory QII project file is saved in the directory Proj 2. The functionality of the program is displayed on a VGA monitor color stripes, 8 colors, you can use the embedded logic analyzer observed signals 3. the modelsim simulation files in the proj- simulation- modelsim)
    2012-11-04 18:26:48下载
    积分:1
  • AHB_slave ram
    ram 的ahb接口,ram ahb interface 好用的中转接口ram 的ahb(ram ahb interface ram ahb interface ram ahb interface)
    2021-04-20 17:38:50下载
    积分:1
  • rs232
    用Verilog语言实现了UART串行通信协议(Verilog language used to achieve a UART serial communication protocol)
    2015-08-21 20:26:16下载
    积分:1
  • verilog写sober边缘检测
    之前看到很多人用fpga写边缘检测,都是调用了fpga的ip,这里我把这写ip都用verilog写出来,用asic实现sober边缘检测。
    2022-02-27 08:55:54下载
    积分:1
  • 可以在Verilog HDL及其测试代码协议实现
    本控制器与博世参考模型测试
    2022-11-08 00:20:03下载
    积分:1
  • Single_cpu
    单周期CPU自己课程大作业做的,亲测好用,verilog语言,适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)
    2017-12-29 20:15:48下载
    积分:1
  • using_memory_allocation_mger
    vmm primer的使用使用文档,和之前vmm primer源代码配套使用!(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)
    2012-12-23 22:43:30下载
    积分:1
  • ps2
    使用verliog实现ps2键盘接口的驱动,通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)
    2015-12-17 16:28:38下载
    积分:1
  • FPGA
    verilog编写的QPSK发射机的FPGA部分,已经过验证,完全达到要求。调制矢量误差4%(QPSK transmitter verilog prepared by the FPGA portion, has been proven, fully meet the requirements. Modulation vector error of 4 )
    2013-10-08 14:58:23下载
    积分:1
  • 24_Timer
    说明:  使用Verilog编写的24位定时器,具有apb 总线接口,可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
    2021-04-27 21:38:44下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载