AD5764 verilog hdl 代码，它工作得好

对三相电压型逆变器的数学模型进行了详细的数学推导，简单容易理解(Three-phase voltage inverter for the mathematical model of a detailed mathematical derivation is simple and easy to understand)

costas的verilog程序，包含乘法器，DDS，鉴相器，环路滤波器等模块(costas the verilog program, including multipliers, DDS, phase detector, loop filter modules)

说明：  RLC Test程序,一个电子竞赛的题目。里面有详尽的源代码。(RLC Test procedures, an electronic race issue. There are detailed source code.)

INTEL 微处理器 第八版 答案 从第二章开始，奇数偶数的答案都有。(INTEL microprocessor eighth edition answer from the beginning of the second chapter, the answer has odd and even.)

这是大二的基于FPGA的课程设计，基本功能是一个数字钟，但是做了很多额外的外设，包括数码管，鼠标，键盘，LCD，还有VGA显示钟表等。当然初学者可以看一下还是很有帮助的，高手的话就去opencore网站去下载更高级的项目吧，呵呵。

在quartus平台下，并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)

Ripple counter using t _filp flop

用Verilog实现的交通信号灯控制，主干道和支路通行的时间不相等(Using Verilog implementation of traffic signal control, the trunk road and the slip is not the same passage of time)

SAPIS doc : SATA interface

verilog实现增量式PID算法，实测可用，带modelsim仿真(PID algorithm by verilog)