网站首页

RSA的VHDL代码

于 2022-09-07 发布文件大小:233.88 kB

 0  188

下载积分: 2 下载次数: 1

我要下载

代码说明：

Here, we present the first available open-source 512 bit RSA core. This is an early prototype version of a full FIPS Certified 512-4096 capable RSA Crypto-core which will be on sale soon. The version provided, has not the same performance than the final product since it was a proof of concept that we decided to release to the community in order to help small projects which need RSA ciphering.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

interpolation_shaping_filter
内插成型滤波器的FPGA实现，可根据需要配置不同的内插倍数，Quarter II环境编译，可直接使用(Interpolation shaping filter FPGA, can be equipped with different interpolation factor, Quarter II compiler environment, can be used directly)

2013-11-12 21:13:46下载

积分：1
uart_tx
FPGA UART 发送端程序 verilog语言编写 9600波特率实用(UART transmit side program verilog language 9600 baud)

2013-08-14 16:33:34下载

积分：1
ddr3_sun
说明：使用DDR3IP核进行仿真，写入读取数据(Using DDR3IP core to simulate, write and read data)

2021-01-07 00:48:53下载

积分：1
i2c代码（简单读写1字节数据）
i2c代码可以从eeprom中写入并读出一字节数据并用led显示已调试成功

2022-05-28 11:05:56下载

积分：1
ds1820
基于FPGA的温度控制系统 VHDL 数码管显示温度 ds1820 温度报警(The temperature control system based on FPGA VHDL digital display temperature ds1820 temperature alarm)

2015-01-06 14:08:43下载

积分：1
AD9250 204b Verilog源码
说明： AD9250是一款双通道14位ADC，最高采样速率250 MSPS，JESD204B Subclass 0或Subclass 1编码串行数字输出(The ad9250 is a dual channel 14 bit ADC with a maximum sampling rate of 250 MSPs and jesd204b sub class 0 or sub class 1 coded serial digital output)

2021-04-14 11:01:55下载

积分：1
等精度测频率
利用stm32F407实现的等精度测频，可以精确测量频率，误差很小(The equal precision frequency measurement realized by stm32F407 can accurately measure frequency with little error.)

2020-06-19 13:00:02下载

积分：1
FPGA ‘for’ 循环
Verilog 语言编写的for循环，用来验证在FPGA中是否能想在C中那样编写for循环，结果证明虽然仿真可以得到正确的结果，但是在真正的工程中进行编译时耗时24小时都没完成，所以选择其他的方法进行循环操作，毕竟FPGA是并行的，而C中是串行的思想。

2022-06-19 04:55:07下载

积分：1
verilog黄金参考指南中文版
说明： Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)

2020-06-18 04:20:02下载

积分：1
GFP
这是一个EOS项目中的GFP成帧结构，能够容错，可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)

2009-03-26 10:58:49下载

积分：1

696516资源总数
106914会员总数
0今日下载

RSA的VHDL代码

0 个回复

热门标签

热门下载