1G以太网UDP

Verilog的135个经典设计实例.使你工作使用学习中，会有很大帮助，各种典型案例(135 classic Verilog design examples. Make your work with the study, will be of great help, of various typical cases )

这是大二的基于FPGA的课程设计，基本功能是一个数字钟，但是做了很多额外的外设，包括数码管，鼠标，键盘，LCD，还有VGA显示钟表等。当然初学者可以看一下还是很有帮助的，高手的话就去opencore网站去下载更高级的项目吧，呵呵。

实现AHB转SRAM接口实现，支持猝发，零等待延迟(Implementation of AHB to SRAM Interface)

用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)

FPGA TW2867输入到ADV7171显示实验(FPGA TW2867 input to the ADV7171 display experiment)

FPGA verilog  的RS232代码， RS232是常用的PC与下位机通信的协议，而FPGA属于可编程器件，在目前的深度学习，机器视觉等领域应用前景十分良好， RS232对于新手FPGA有良好的借鉴作用

说明：  用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)

用Verilog HDL，实现的FPGA串口调试程序，已经在硬件上调试成功(With Verilog HDL, FPGA serial debugger implemented in hardware debugging has been successful)

说明：  SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)

pll(phase locked loop) is used to fix the circuit to particular frequency