网站首页

The document may download to FPGA chip to complete the clock divider,serial

于 2022-09-03 发布文件大小:1.11 MB

 0  168

下载积分: 2 下载次数: 1

我要下载

代码说明：

本文件是可以直接使用下载到FPGA里面使用，里面包含时钟分频电路，串并转换和并串转换电路，多通道信号加权的乘加电路等。-The document may download to FPGA chip to complete the clock divider,serial-to-parallel,parallel-to-serial,and multiple-add circuit for multiple channels weight calculation

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vibration-test-for-shafting-system
轴系测试程序，多通道输入输出，实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)

2013-06-28 16:20:50下载

积分：1
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。...
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。-Program of the N-bit-wide reduction, the first realization of a subtraction for, after all N-reduction devices.

2022-02-25 19:13:43下载

积分：1
CNT60
六十进制计数器，显示0到60.可以用数码管显示。(Six decimal counter 0-60 can use the digital display.)

2012-10-17 19:32:56下载

积分：1
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有...
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有 -Use VHDL to realize the digital frequency synthesis technology, almost the whole of, all have

2022-02-04 17:07:58下载

积分：1
hdb3_codedecode
说明：用VERILOG实现的，hdb3编码器和解码器，经过前仿真和后仿真成功(Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation)

2021-04-22 15:58:49下载

积分：1
DE2_PS2_Example
PS2 Module for Altera DE2

2017-06-20 21:04:32下载

积分：1
fpga under the seven
fpga下的七段数码管显示大学实验报告-fpga under the seven-segment digital tube experiment reports that the University

2022-02-13 12:54:58下载

积分：1
文本液晶屏上显示计数器
这是一个项目，设计一个计数器和 vhdl 语言文本液晶屏上显示。为了文本液晶屏上显示我们都用 vhdl 语言设计了液晶显示控制器。

2022-03-15 04:31:20下载

积分：1
交通灯控制（VHDL）！！！！！！！！！！！！！！！！！！！！！！！！！！…
交通灯控制（VHDL）-Traffic Light Control (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

2023-03-20 10:30:04下载

积分：1
EDanDanAssistg
蛋蛋助手,可以动态配置生成代码格式,方便ORM或或程序员的生成工作，经测试 (Egg assistant, can be dynamically configured to generate code format, convenient ORM, or programmer generation work, tested)

2012-09-10 00:33:07下载

积分：1

696516资源总数
106914会员总数
0今日下载

The document may download to FPGA chip to complete the clock divider,serial

0 个回复

热门标签

热门下载