verilog写的曼切斯特编码+CRC校验

这是基于MATLAB编程实现自适应滤波器，并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)

异步fifo设计代码，包含完整过程，需要的朋友可以参考，实际设计代码，参考了多个版本，通过了项目验证，已经实际应用。

赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz，在镁光DDR3上验证通过，位宽32bit，频率800M，改进了时钟生产模块，能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz，在镁光DDR3上验证通过，位宽32bit，频率800M，改进了时钟生产模块，能够适应任何频率外部时钟。

简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)

ALTERA on chip fifo. this document is from altera. good resouce

说明：  难得的soc设计用的ddr3 verilog，可用于学习！！！！！有datasheet ，可仿真(soc ddr3 verilog for study !!)

VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)

基于NIOS2的VGA接口IP核，具有很好的借鉴性和参考性(NIOS VGA IP)

有限状态机工作原理、设计方法、步骤等精要说明(Finite state machine working principle, design method, such as Essentials of steps to explain)

verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)