登录
首页 » Verilog » Icache设计

Icache设计

于 2022-08-18 发布 文件大小:2.84 kB
0 131
下载积分: 2 下载次数: 1

代码说明:

一款16位DSP芯片的Icache的设计,本设计仅针对相应方案,对Icache的失误率的控制,通过仿真后已能达到基本要求,。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PR-QMF
    实现基于matlab的QMFB的完全重建,是一篇经过仿真且经过测试的正确的代码,可用价值比较高。(Based on matlab QMFB the completely rebuilt, is a through simulation and tested the correct code, can be relatively high value.)
    2012-12-14 11:49:30下载
    积分:1
  • verilog2
    Learning Verilog Chinese Version Part 2
    2012-06-15 03:24:15下载
    积分:1
  • 简易数字钟程序(基于ALTERA quartusII)
    一个简易数字钟程序,可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能
    2022-03-20 09:54:44下载
    积分:1
  • OQPSK
    OPSK调制解调。代码思路很清晰,也很干净(Modulation demodulation OPSK. The code ideas very clear, and very clean)
    2021-03-09 20:39:27下载
    积分:1
  • sigma-delta-modulator
    实现SIGMA-DELTA Modulator的veriolog代码(sigma-delta moudulator for RFPLL )
    2020-11-11 13:39:44下载
    积分:1
  • 基于FPGA的等精度计频器
    资源描述 本设计中可以实现测量周期,测量方波的占空比,被测范围1Hz-100MHz。相对误差小于0.001%. 可以测方波、正弦波等波型。同时还有上下左右按键控制显示
    2022-03-29 07:43:32下载
    积分:1
  • DDA_xy
    说明:  运用Verilog 语言进行数字积分法,将X轴和Y轴进行插补运算。(Verilog language using digital integration method, the X axis and Y axis interpolation operations.)
    2020-11-27 18:19:30下载
    积分:1
  • vivado2019d1license
    说明:  vivado的license ,可以用在2019.1,2019.2,在win10 64bit上已检验过.(It can used in vivado2019.1,2019.2)
    2020-03-21 17:15:21下载
    积分:1
  • traffic-light-design
    基于ISP的交通灯设计,实现了各路状态转换、警察控制、行人请求功能。(ISP traffic light design, to achieve the brightest state transitions, police control, pedestrian request feature.)
    2014-07-12 13:35:31下载
    积分:1
  • 5.c
    ; for 16-bit app support [386Enh] woafont=dosapp.fon EGA80WOA.FON=EGA80WOA.FON EGA40WOA.FON=EGA40WOA.FON CGA80WOA.FON=CGA80WOA.FON CGA40WOA.FON=CGA40WOA.FON
    2017-11-07 04:17:08下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载