基于verilog的AMI协议编码,modelsim仿真

基于FPGA的Verilog语言的智能小车，已经经过测试。(FPGA-based smart car Verilog language, and has been tested.)

低通滤波器（由matlab和simulink两种方法实现）源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)

说明：  fpga版本的数码管动态扫描程序，可供学习(FPGA version of the digital tube dynamic scanning program for learning)

this files in Quartus2 are fulladder

完成cmos摄像头对图像的捕捉，然后进行拼接通过USB进行传输。(complete picture capture)

    自己这段时间在学SDRAM方面的东西，但是资料却很少，很难得在一些网上论坛里学习好多有用的东西，然后自己钻研了一段时间，终于将sdram调通，为了和大家共同进步，在这里将源码和大家分享！希望对你有帮助！

rc6 algorithm designed based on verilog and is verified

此代码为使用SPI 用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)

硬件描述语言HDL(Hardware Des—cription Lan— guage)是一种用形式化方法来描述数字电路和系统的语言。目前，电子系统向集成化、大规模和高速度等方向发展。以硬件描述语言和逻辑综合为基础的自顶向下的电路设计方法在业界得到迅猛发展。HDL在这种形势下显示出了巨大的优势。展望将来HDL在硬件设计领域的地位将与c和C++在软件设计领域的地位一样，在大规模数字系统的设计中，它将逐步取代传统的逻辑状态表和逻辑电路图等硬件描述方法，而成为主要的硬件描述工具。  Verilog HDL是工业和学术界的硬件设计者所使用的两种主要的HDL之一。另一种是VHDL。现在它们都已成为IEEE标准。两者各有特点，但Verilog HDL拥有更悠久的历史、更广泛的设计群体。资源也远比VHDL丰富，且非常容易学习掌握。 本文是以Verilog HDL语言为手段。设计了多功能数字钟。其代码具有良好的可读性和易理解性，源程序经ModelSim SE 10.1a软件仿真。

说明：  寄存器设计文件，寄存器输入输出以及读写控制，寄存器的配置(Register design and read-write control)