使用语言设计的人脸检测系统

1、verilog语言2、实现了秒表功能，且带有记忆功能。该秒表可以用于计时，且有复位、暂停和开始按钮；    开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮，一个是暂停后秒表继续走，    另一个是暂停后秒表不走。3、开发环境：Altera-quartus

基于FPGA的视频图像加密系统 DE2_70+TRDB—D5M+VGA(FPGA-based video encryption system DE2_70+TRDB-D5M+VGA)

基于单片机的DDS信号发生器，具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)

这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)

数字脉冲检测序列的前端设计，利用verilog硬件描述语言进行功能设计，利用modelsim软件进行功能仿真，根据测试代码进行检测与计算，看仿真波形是否符合功能设计，在进行FPGA下载，在实验开发板上实现功能输出，完成设计。

这是一个计算器的Verilog代码，可实现加减乘除等基础功能(calcultor for you to do some reserches.)

异步FIFO，包括测试代码，可直接使用，测试时使能读写命令winc和rinc信号恒为1，测试其读写能力。

DE2_70_D5M_LTM主要是在DE2—70开发平台上的一个视频采集和LTM显示的历程，该平台可以作为图像处理和图像算法的硬件系统，还可以对系统进行改进和扩展，作为视频监控系统等

设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial data received by the circuit is: 4 bit synchronous code "1010", 4 bit data (high in the front), 1 bit parity check code (check for the first 8 bits of data))

基于FPGA的WTB车载网络HDLC发送verilog代码，带CRC16校验码，已经通讯测试验证数据发送正常。