登录
首页 » Verilog » 超大规模集成电路的程序

超大规模集成电路的程序

于 2022-03-23 发布 文件大小:253.99 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

超大规模集成电路程序的非常基本的 learneres 在其中一个应为基本门,组合和时序电路的一些获取程序 combinatioanl 类似: 盖茨、 加法器、 比较器 顺序: 翻转翻牌、 寄存器和计数器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • taxione
    说明:  基于VHDL出租车的设计,实现开动、停止的收费功能。(VHDL-based cab design, implementation and running, stop the charging function.)
    2010-04-25 14:33:58下载
    积分:1
  • 分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序 FRFT Ozaktas
    这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
    2021-03-12 10:49:25下载
    积分:1
  • GPIO的RTL代码
    资源描述通用输入/输出(GPIO) ;在 通用集成电路引脚; ;其行为包括无论是输入或输出引脚可由用户在运行时间 。GPIO引脚没有预定的目的,而去使用默认的。其思想是,有时一个系统集成商,建立一个完整的系统可能需要一把额外的数字控制线,并有这些可从一个芯片,避免了安排额外的电路,以提供他们。例如, ;realtekalc260芯片(音频编解码器)有8个GPIO引脚,从而去使用默认的。一些系统集成商(宏碁公司 ;笔记本电脑)使用第一个GPIO(GPIO0)在打开的alc260  ;放大器 ;用于笔记本电脑的内置扬声器和耳机插孔外 。
    2022-09-07 07:35:03下载
    积分:1
  • Basic-system-of-nexys3
    the basic system of nexys3(soft core)
    2012-09-21 23:41:14下载
    积分:1
  • eetop.cn_16bits_multiplier
    16位并行乘法器源代码,booth2编码,二进制树拓扑结构(16bits parallel multiplier source code )
    2020-12-24 20:59:05下载
    积分:1
  • ps2
    使用verliog实现ps2键盘接口的驱动,通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)
    2015-12-17 16:28:38下载
    积分:1
  • 北斗定位系统卫星下行信号的基带处理部BDSSS-Transmie
    北斗定位系统卫星下行信号的基带处理部分——基于FPGA的的直接序列扩频发射机的设计与仿真。,已通过测试。 (Beidou positioning system satellite downlink signal baseband part- based on the design and simulation of the FPGA direct sequence spread spectrum transmitter. , Has been tested.)
    2012-10-04 00:05:36下载
    积分:1
  • Verilog的150个经典设计实例
    Verilog经典实例.包括洗衣机红路灯、兹自动方麦基、等式子可用(Classic examples of Verilog. Including red street lights for washing machines, ZAM, equation availability)
    2021-03-17 16:49:20下载
    积分:1
  • sdio_slave
    SDIO slave verilog code
    2021-03-26 15:39:13下载
    积分:1
  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载