FPGA开发程序

利用DE2115开发板进行串口通信，完成串口的发送，将板子上的滑动按键的状态通过串口传至上位机，并且在LED上显示。

RS 编码和解码Verilog Code, 实现了RS（204,188)的编码和译码；(RS Coding and Decoding Verilog code，　implement RS（204,188) )

关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)

module example_3_1(A, B, C, D, E);        output D, E;    input  A, B, C;    wire   w1;    and G1(w1, A, B);    not G2(E, C);    or  G3(D, w1, E); endmodule

LBM用于Poiseuille流初学者程序，直接反弹格式(LBM Poiseuille)

说明：  频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)

利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

32位bit输入的CRC32校验，verilog的代码，以及modelsim的testbench代码(The encode of CRC32 with 32bit-inputs based on verilog, and according encode of testbench)

this is the vhdl code for the arithmetic logic unit.enjoy!

FIR滤波器的VHDL语言实现(The implement of FIR Filter based on VHDL)