这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5...
于 2022-08-14 发布
文件大小:3.93 kB
0 177
下载积分: 2
下载次数: 1
代码说明：
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.-This is my verilog hdl language used to write floating-point multiplier, using a Radix-4 algorithm for the booth for part of the plot using the 5-2 and 3-2 compression compression, welcomed everyone pointing, also welcomed the U.S. put it into a pipeline to improve speed.
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
