verilog HDL程序设计开发实验

morris mano basic vhdl code in ise

关于一款线阵CCD TCD1206UD 的驱动设计，波形符合工作要求(On how the system in SOPC using HDL language development from a custom IP core)

verilog标准语法，还有很多的样例参考，学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)

AHB 总线从控响应由总线主控在系统内发起的转让。从控使用HSELx从解码器的选择信号来确定当应对总线转换。所有其他信号所需的传输，如地址和控制信息，将会生成由总线主控。

EKG SIGNAL PROCESSING THROUGH CORDIC

用veriloghdl编写的自制UART。在modelsim下

雷达基本恒虚警处理，CA-CFAR(单元平均恒虚警处理),OS-CFAR（有序类恒虚警处理）,SO-CFAR（选小类恒虚警处理），(radar basic constant alarm operation,obtaining os-cfar,so-cfar,os-cfar,ca-cfar)

altera fpga ep3c25器件微处理器开发，niosii+sram, 已编译通过，可直接下载到开发板(altera fpga ep3c25 the development of microprocessor devices, niosii+ sram, compiled through, can be directly downloaded to the development board)

计算三平动并联机构工作空间，自己编的，测试可以用(Calculation of three translation parallel mechanism)

说明：  美光MT25Q系列NOR Flash测试模型(Micron MT25Q Series NOR Flash Test Model)