登录
首页 » 嵌入式芯片 » 《设计与验证Verilog HDL》_吴继华_光盘资料(参考代码)

《设计与验证Verilog HDL》_吴继华_光盘资料(参考代码)

于 2022-07-25 发布 文件大小:2.40 MB
0 207
下载积分: 2 下载次数: 1

代码说明:

资源描述《设计与验证Verilog HDL》_吴继华_光盘资料(参考代码),设计与验证Verilog HDL配套的代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • STM32F2xx ADC/TripleADC 交错 DMAmode2/main.c
    STM32F2xx三重ADC设置的main.cADC的配置:三重交错带5cycles延迟到达6MSPS使用ADC1,ADC2,ADC3
    2022-05-30 18:54:55下载
    积分:1
  • This a example for LPC2110
    This a example for LPC2110
    2023-05-06 00:00:04下载
    积分:1
  • us3c44b0 ADS开发环境,tftp下载,通过网口下载代码,然后显示下载文件的字节数...
    us3c44b0 ADS开发环境,tftp下载,通过网口下载代码,然后显示下载文件的字节数-us3c44b0 ADS development environment, tftp downloaded through the net I downloaded code, and then download files show the number of bytes
    2022-11-23 07:35:03下载
    积分:1
  • 评价ws310(CPU S3C4510B)引导。SDT开发环境…
    这是三星评估板ws310(CPU为S3c4510B)用的Bootloader.开发环境是SDT。-Evaluation ws310 (CPU for S3c4510B) the Bootloader. SDT is the development environment.
    2022-06-27 19:03:24下载
    积分:1
  • MIPS BSP算法
    psos for mips bsp
    2022-02-24 16:17:02下载
    积分:1
  • ADC3_DMA_Keil
    本示例介绍如何使用 ADC3 和 DMA 将从 ADC3 的不断转换的数据传输到内存。ADC3 被配置为连续转换 channel7。每次转换结束时,DMA 传输,在循环模式中,转换后的数据从 ADC3 博士注册到 ADC3ConvertedValue 变量。在此示例中,系统时钟是 144 MHz,APB2 = 72 MHz 和 ADC 时钟 = APB2/2。由于 ADC3 时钟是 36 兆赫和采样时间设置为 3 周期,对 12 位数据的转换时间是 12 周期,所以总转换时间是 (12 + 3) / 36 = 0.41us(2.4Msps)。
    2022-03-19 16:11:14下载
    积分:1
  • 智能车设计报告哦,很好用的东西,我也希望同仁也能提供一些有用的资料共享。...
    智能车设计报告哦,很好用的东西,我也希望同仁也能提供一些有用的资料共享。-Intelligent Vehicle Design Report Oh, very good with things, I hope colleagues can also provide some useful information to share.
    2022-07-08 15:29:15下载
    积分:1
  • RA8835APN AVR 控制程序源码
    RA8835APN AVR 控制程序源码-RA8835APN AVR source code control program
    2022-04-01 14:40:00下载
    积分:1
  • stm3210b
    STM3210B-EVAL_Demo -STM3210B-EVAL_Demo
    2022-07-14 02:05:48下载
    积分:1
  • 直流电机ARM程序
    针对ARM嵌入式系统的直流电机实验程序通过这个程序能了解步进电机的运行控制;了解步进电机运行速度的控制方法;了解步进电机运行方向的控制方法。
    2023-03-11 00:20:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载