登录
首页 » VHDL » 基于VHDL数字钟的设计与分析

基于VHDL数字钟的设计与分析

于 2022-07-10 发布 文件大小:3.07 MB
0 200
下载积分: 2 下载次数: 1

代码说明:

数字钟是一种用数字电路实现时,分,秒计时的装置,与机械性时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。数字中从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。因此,我们此次设计与制作数字钟就是为了了解数字钟的原理,从而学会制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及实现方法。且由于数字钟包括组合逻辑电路和时序电路,通过它们可以进一步学习与掌握各种组合逻辑电路和时序电路的原理与使用方法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • liushuxian
    中文版DLX流水线技术相关方面介绍以及简单应用 适用于面对初学者讲解(Chinese version of the DLX pipeline technology-related aspects of introduction and a simple application Suitable for beginners to explain face)
    2014-12-09 21:33:45下载
    积分:1
  • VHDL版的C51核(MC8051)
    VHDL版的C51核(MC8051)-VHDL version of the C51 core (MC8051)
    2022-06-19 21:32:45下载
    积分:1
  • PSK
    实现psk调制解调,vhdl代码,仿真文件也有(psk shixian tiaozhiyujietiao)
    2013-04-10 14:24:53下载
    积分:1
  • 这个源代码可以把DE2的板子作为一个USB设备使用,以便用PC软件去控制DE2...
    这个源代码可以把DE2的板子作为一个USB设备使用,以便用PC软件去控制DE2-the source code can Dictyophora the board as a USB device use, to use PC software to control DE2
    2023-05-01 13:20:04下载
    积分:1
  • Colorspace
    System Generator环境中颜色空间转换建模(Color space conversion model in the System Generator)
    2021-03-30 16:09:09下载
    积分:1
  • UML_2_Pour_les_bases_de_donnees
    UML2 apprendre a modeliser a l aide de UML
    2014-02-25 01:32:23下载
    积分:1
  • 4位电子密码锁,带键盘扫描、按键防抖动、LCD驱动编译码
    4位电子密码锁,带键盘扫描、按键防抖动、LCD驱动编译码-four electronic password lock with a keyboard scan button shake, LCD driver encryption
    2022-05-10 17:31:17下载
    积分:1
  • 使用CORDIC实现三角函数计算,使用VHDL语言实现
    利用cordic实现三角函数的计算,用vhdl实现-use cordic achieve trigonometry calculations, using achieve vhdl
    2022-01-20 22:30:42下载
    积分:1
  • 93 std
    -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn--- Booth Multiplier-- This file contains a ll the entity-architectures for a complete-- k- bit x k-bit Booth multiplier.-- the design mak es use of the new shift operators available in th e VHDL-93 std-- this design passes the Synplify synthesis check-- download from : www.fpga.com.cn
    2022-02-25 16:35:00下载
    积分:1
  • In the FPGA development board shows the string, using VHDL language, in a simple...
    在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional description FPGA-development process.
    2022-03-25 05:15:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载