基于VHDL数字钟的设计与分析

速度表（velocity）要求：1．显示汽车Km/h数；2．车轮每转一圈，有一传感脉冲；每个脉冲代表1m的距离；3．采样周期设为10s； 4．要求显示到小数点后边两位；5．用数码管显示；6. 最高时速小于300Km/h。（约为83.3m/s） (use verilog to realize velocity)

全加器结构描述是从设计实体的内部结构对结构体进行描述的，并给出该实体所包含的模块或元件的相互连接关系-fulladd

说明：  实现AD9117芯片的配置功能，这是一款DAC芯片(Realize the configuration function of ad9117 chip, which is a DAC chip)

在这个项目中我们使用 DE2 115 板上显示每次通过转移在左边按下某个键滚动你好。 这种架构使用管道和多路复用器

Farrow 滤波器设计经典文章，作者是：FM.Gardner，farrow滤波器设计的始祖，经典值得推荐！（两篇文章）(Farrow filter design classic article, the author is: FM.Gardner, farrow filter design ancestor, classic worth recommending! (Two articles))

使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域

我在这里附上该程序用于计算数组中的 fft。这里的蝴蝶是首次描述即基本关闭 fft 逻辑。一套是包括包含有可从与复杂的有符号类型转换的功能。Fft_engine 是为实现逻辑的主要程序。 也还会创建用于存储旋转因子在 fpga 上的 vhdl 代码。

可综合的Verilog语法（剑桥大学，影印）.(A comprehensive Verilog Grammar (University of Cambridge, photocopy).)

4 seg display, button debouncer, and controller for parking meter

Verilog_HDL源码 -Verilog_HDL source Verilog_HD L FOSS Verilog_HDL FO