无线应用的Viterbi译码器的实现

非常基础且实用的六进制加法器，采用VERILOG语言编写而成。(very common and uesfully tool--counter6, iy is writed by Verilog.)

说明：  (Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig

CIC 补偿滤波器。采用两种方法来设计，一个是frequency sampling method。另一个是Equal Rippler Design Method。这是一个非常有用的matlab代码。(CIC compensation filter. Two ways to design a frequency sampling method. The other is an Equal Rippler Design Method. This is a very useful matlab code.)

fpga与pc的串口通信，使用fifo作为数据缓存。数据从串口读入，存入读取缓存rdfifo里面，然后由控制模块控制，将数据存入写出缓存wrfifo中，串口TX口向WRFIFO发出读取数据的请求，读取数据。

1． 了解Fir滤波器的设计原理和其线性特性； 2． 学会使用Verilog语言编程实现Fir滤波器的设计； 3． 熟悉quarters ii编程环境，并能够在此平台上实现文本设计、编译，并能够调用modelsim仿真出Fir滤波器的波形图； 4． 熟悉matlab软件的FDAtool工具和简单设计。

说明：  基于FPGA的16QAM调制解调设计，以及仿真实现(Design of 16QAM Modulation and Demodulation Based on FPGA)

1、工程文件解读 本例程需要的工程文件有以下几种，下面对其意义及作用做了说明： 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

说明：  简单流水线CPU，使用 verilog实现，实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)

超級好用 25M~100HZ的除頻器 寫了好久 超級實用 歡迎下載(Super easy to 25M ~ 100HZ of divider wrote a long time super practical welcome to download)

说明：  led学习控制l44444444444444(led verilog led ccccccc)