网站首页

登录

请注意：本例的源描述包含文件类型，在学习版上不能编译及模拟，如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。另外，此例与第...

于 2022-06-30 发布文件大小:6.01 kB

 0  159

下载积分: 2 下载次数: 1

我要下载

代码说明：

请注意：本例的源描述包含文件类型，在学习版上不能编译及模拟，如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。另外，此例与第75例是同一个电路的不同部分的描述，可以一起参考这两个例子的描述。-Please note : The cases include the description of the source file type, version of the study can not be compiled and simulation, if you need to compile this description and simulation, Beijing Polytechnic University and the Institute of ASIC link. Additionally, the cases of 75 cases with the first of a circuit with the different parts of the description, reference together two examples of this description.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

USB转RS232
USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)

2020-07-01 04:20:02下载

积分：1
FIR
本实验主要是在FPGA上实现FIR数字滤波器的功能，不仅有工程文件，还具有论文资料。(This experiment mainly realizes the function of FIR digital filter on FPGA, not only has the engineering document, but also has the thesis information.)

2020-10-05 11:27:38下载

积分：1
ModelSim Quick Start Guide, incidental text in an example of source code.
modelsim快速入门教程，附带文中范例源代码。-ModelSim Quick Start Guide, incidental text in an example of source code.

2023-05-02 04:50:04下载

积分：1
PC
说明： Verilog HDL语言编写的32位程序计数器（PC）完整工程及相应仿真，QuartusII7.2下编译通过可正常使用。(Complete engineering and simulation of Verilog HDL language of the 32-bit program counter (PC), QuartusII7.2 compiled through normal use.)

2012-09-06 09:07:47下载

积分：1
VERILOG五POSPHY LEVEL3电路描述，可综合,已经过检验.
VERILOG五POSPHY LEVEL3电路描述，可综合,已经过检验.-Five POSPHY LEVEL3 Verilog circuit description can be integrated, has been tested.

2022-02-20 20:59:44下载

积分：1
shuzishizhong
这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)

2013-12-10 22:21:55下载

积分：1
基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等...
基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等-FPGA-based multi-functional Digital Clock Design and Implementation of typhoons and rainstorms are detailed Verilog HDL source code, its functions include: time settings, time display, stopwatch, frequency, date setting, date display

2022-02-12 09:36:35下载

积分：1
cpldfpga
《CPLDFPGA嵌入式应用开发技术白金手册》源代码，涉及FPGA/CPLD的各个方面，键盘扫描，LED扫描等简单程序及滤波器等的设计(" CPLDFPGA platinum embedded application development technology handbook" source code, related to FPGA/CPLD all aspects of the keyboard scanning, LED scanning filters, such as simple procedures and design)

2009-04-20 20:59:16下载

积分：1
DE2_WEB_QII_60
ALTERA官方板子DE2官方代码，芯片是EP2C35F672C6N(ALTERA official board DE2 official code, the chip is EP2C35F672C6N)

2017-09-07 19:35:35下载

积分：1
本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读....
本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读.

2023-03-07 07:25:03下载

积分：1

696516资源总数
106914会员总数
0今日下载