电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求

正弦波在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-sine wave in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim

1553B总线BC端的编程例子，做通了对于一个RT的测试。对于其他的RT测试和程序的例子原理相同。(The BC end of the 1553B bus programming examples)

 本程序应用VHDL硬件描述语言，以QuartusⅡ8.0为开发工具设计了一个具有自动演奏乐曲功能的系统，演奏乐曲为《梁祝》，具有单曲播放器功能。本程序简单易懂，可作为FPGA入门学习之用。

USB3.0开发板资料，采用CYUSB3.0(USB3.0 development board, using CYUSB3.0)

用Verilog语言编写的产生正弦波和方波的程序(Generate sine and square wave Verilog language program)

用verilog写的简单的CPU，有详细注释(Use verilog to write a simple CPU, with detailed notes)

数字系统设计的入门书，教你如何学会用verilog语言实现各种数字逻辑功能，例程经典易懂(xiawenyu verilog)

pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)

huffman transform in vhdl language

bch 编码和译码，用硬件语言vhdl实现(bch edcode and decoder)