网站首页

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期

于 2022-06-26 发布文件大小:265.87 kB

 0  198

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

segment
This source is used to control 7 segments on FPGA boad

2014-11-10 13:33:13下载

积分：1
Key-200893142940130
说明：关于地铁售票的一些功能基于自动买票的VHDL设计程序比较经典(Subway ticket on some of the features of the VHDL-based auto-buying classic design procedure)

2008-10-07 18:16:54下载

积分：1
FPGA的专业综合工具，学习此第三方工具的经典教程
FPGA的专业综合工具，学习此第三方工具的经典教程-FPGA 专业酆危撸学魏说叩木坛

2022-05-24 03:46:54下载

积分：1
基于查找表的无波发生器
采用VHDL语言设计的基于LUT的正弦波发生器，已通过调试，并给出了pics仿真结果

2022-05-27 16:00:57下载

积分：1
verilog写的数字频率计的显示模块,可以
verilog写的数字频率计的显示模块,可以-written in Verilog Digital Cymometer display module can be

2022-03-23 18:10:33下载

积分：1
VHDLgoldbook
VHDL黄金参考手册，能让你更好的学习了解VHDL语言(VHDL gold reference manual, can make you a better learn VHDL language)

2013-12-05 16:06:19下载

积分：1
DAC1220verilog代码
FGAP控制模拟量输出芯片DAC8812(FGAP control analog output chip DAC8812)

2018-05-25 13:29:59下载

积分：1
xilinx provided on the FPGA hardware design timing constraints of the amount of...
xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material

2023-06-26 19:00:04下载

积分：1
inv_matrix
矩阵求逆模块硬件实现,用verilog语言，基于ISE开发环境(implement of inverse matrix)

2021-03-24 10:19:14下载

积分：1
fenpin
开发工具是quartus II 7.0以上版本，这是一个verilog语言的分频器设计，个人作业设计，供参考学习(verilog，quartus II 7.0)

2012-06-15 11:02:00下载

积分：1

696516资源总数
106914会员总数
0今日下载

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期

0 个回复

热门标签

热门下载