登录
首页 » VHDL » 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期

于 2022-06-26 发布 文件大小:265.87 kB
0 200
下载积分: 2 下载次数: 1

代码说明:

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ROM的4位的话。
    4 bit ROM for Quartus
    2022-01-30 19:14:13下载
    积分:1
  • Simulation using VHDL language songs Andy Lau
    用VHDL语言仿真歌曲刘德华的《月老》 -Simulation using VHDL language songs Andy Lau
    2023-08-15 11:20:05下载
    积分:1
  • FPGA驱动VGA接口显示字符
    FPGA驱动VGA接口显示字符 -FPGA-driven interface VGA display characters
    2022-08-21 10:55:12下载
    积分:1
  • Quartus_II_13.1_x64破解器
    说明:  quartus的破解软件,里面有说明文档(Quartus crack software, which contains documentation.)
    2021-03-16 09:19:22下载
    积分:1
  • axi_jesd204b
    ADI JESD204接口的ADC与Xilinx FPGA接口IP,包含Verilog和VHDL源代码,AXI总线接口,ADC串行控制接口(ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface )
    2021-03-29 15:09:10下载
    积分:1
  • VHDL呼吸灯程序,VHDL学习例程
    本代码绝对真实可靠,VHDL语言写的FPGA呼吸灯。大家可以参考学习,对于VHDL入门还是很有帮助的。库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ;已通过编译,已实现呼吸灯功能。 
    2022-01-28 14:25:55下载
    积分:1
  • qiangdaqi
    本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)
    2013-10-30 14:48:21下载
    积分:1
  • 计时器程序设计
    利用Quartus 综合简单的计时器功能,欢迎大家下载、参考。谢谢大家的支持!
    2023-05-24 21:20:03下载
    积分:1
  • 用Verilog做的SD卡控制器(有详细的注释)
    说明:  SDIO 接口,实现SD卡的控制器功能,带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)
    2020-06-16 22:00:01下载
    积分:1
  • 4锁,移位,可以设置和更改您的密码。
    四位密码锁,移位显示,可以设置和更改密码。-4 lock, shift, it can be set up and change your password.
    2023-05-03 17:05:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载