登录
首页 » Verilog » 基于ISE的verilog代码以控制led

基于ISE的verilog代码以控制led

于 2022-06-16 发布 文件大小:499.16 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

此程序用于LED跑马灯,是面向于Core3s250e的XILINX的程序,采用ISE 14.6编写,可以直接下载到3s250e中,经过下载可用。对于verilog初学者非常有益,希望可以共同学习。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 6T SRAM的源代码
    应用背景6T SRAM是基于晶体管模块设计。关键技术这个6T SRAM技术是旧版本,新版本已经更新。
    2022-01-25 17:09:33下载
    积分:1
  • i2sound_volume_control
    通过代码控制音频编/解码硬件芯片WM8731, 通过按键控制音频输出的音量(Audio codec hardware chip WM8731 is controlled by code, and audio output volume is controlled by keys.)
    2018-11-27 14:39:51下载
    积分:1
  • 8位吠陀乘数
    这里是verilog代码 ;8bit  ;吠陀乘数还可以使用这个模块的设计…你想要更大的…
    2022-06-26 00:41:05下载
    积分:1
  • 四位数码管1~9999加法计数
    verilog HDL语言程序,运行后实验板四位数码管依次加法计数,从1到9999计数,超过后即溢出,重新从1开始 计数
    2022-02-07 01:27:29下载
    积分:1
  • DE2_Top
    Verilog代码,适合于初学者进行学习,是基于DE2平台的代码。(Verilog code, suitable for beginners to learn, is based on the DE2 platform code.)
    2008-03-24 16:11:58下载
    积分:1
  • 游戏所有侵略者都都属于我们的 Verilog
    接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘,VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏,玩家控制通过横向穿过屏幕的底部,并射击,降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人,并通过挣点,用激光导弹射击它。打败外星人带来另一波更难,一个循环,可以继续下去。外星人企图破坏家船由它射击,虽然他们接近底部屏幕。如果他们到达底部,外星人入侵成功,游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段: 游戏开始阶段: 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段: 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪,因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式: 如果他/她获取由外来导弹射击 3 次,或如果外星人波收益这样远了,他们到达了街垒水平 (这表明成功的外星人入侵 !)。游戏结束阶段: 上输掉了比赛,游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏,并恢复拯救地球
    2022-07-18 01:27:20下载
    积分:1
  • RS232协议的fpga实现
    RS232协议的fpga实现,工业应用中可以灵活的应用ps2协议设备,并且可以快速修改,本协议是采用verilog实现的。
    2022-07-25 23:39:57下载
    积分:1
  • 密码连接器
    这是我试图实现键盘的代码,但它有一些错误,我不知道,但如果你有能力使它正确,请纠正它,并再次上传
    2022-05-19 16:45:55下载
    积分:1
  • FRFT_Ozaktas
    这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
    2021-03-12 10:49:25下载
    积分:1
  • 1 bit full adder
    `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company:  // Engineer:  //  // Create Date:    19:40:20 01/09/2019  // Design Name:  // Module Name:    fulladder  // Project Name:  // Target Devices:  // Tool versions:  // Description:  // // Dependencies:  // // Revision:  // Revision 0.01 - File Created // Additional Comments:  // ////////////////////////////////////////////////////////////////////////////////// module fulladder(     input a, b, cin,     output s, cout     ); assign s=a^b^cin; assign cout= a&b| b&cin | cin&a; endmodule
    2022-02-12 01:48:54下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载