verilog时钟分频器~ 50hmz波特率9600bps，使用~
于 2022-06-03 发布
文件大小:8.98 kB
0 151
下载积分: 2
下载次数: 1
代码说明：
verilog分频器～时钟为50hmz，波特率采用9600bps～-Verilog clock divider ~ 50hmz, using baud rate 9600bps ~
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
