登录
首页 » Verilog » FPGA 高斯滤波器

FPGA 高斯滤波器

于 2022-03-16 发布 文件大小:5.24 kB
0 178
下载积分: 2 下载次数: 1

代码说明:

此筛选器是由语言 HDL 设计的。成功模拟上协同作用。此筛选器用于视频和图像处理项目,降低盐及胡椒噪音。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于Basys3的贪吃蛇小游戏
    说明:  基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • verilog uart 115200
    使用verilog编写的串口uart发送模块,发送速率为115200,输入时钟为50m,多年验证无任何错误
    2022-02-09 17:35:29下载
    积分:1
  • ADC_TCL5510-verilog
    verilog 驱动TLC5510代码,TLC5510是高速的AD,可达20MHz(verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz)
    2020-08-13 21:28:29下载
    积分:1
  • uart_tx_rx
    在altera的FPGA平台上实现rs232串口的自收发通信,速率为115200波特率,PC机使用串口调试助手即可观察结果。包含全部代码与工程,本人亲自测试通过。(Realization of self transmitting and receiving communication serial port of RS232 In altera on the FPGA platform, at a rate of 115200 baud rate, PC using serial debugging assistant can be observed. Contains all the code and engineering, I personally tested by. )
    2014-06-11 21:57:41下载
    积分:1
  • 20190717
    说明:  uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • 5.c
    ; for 16-bit app support [386Enh] woafont=dosapp.fon EGA80WOA.FON=EGA80WOA.FON EGA40WOA.FON=EGA40WOA.FON CGA80WOA.FON=CGA80WOA.FON CGA40WOA.FON=CGA40WOA.FON
    2017-11-07 04:17:08下载
    积分:1
  • LED
    说明:  一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)
    2019-06-28 15:18:09下载
    积分:1
  • Shift_reg
    一个简单移位寄存器代码,verilog HDL编写(a simple shift register example,write with verilog HDL)
    2012-03-26 21:36:01下载
    积分:1
  • FPGA——IP_RAM实验
    说明:  FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • 小灯测试代码
    使用Verilog语言编写小灯测试代码,能实现流水灯的功能,代码简单易懂,很适合初学者学习和验证。
    2022-02-28 22:00:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载