网站首页

Altera大学计划程序包，基于Nios II的源代码

于 2022-05-30 发布文件大小:1.66 MB

 0  420

下载积分: 2 下载次数: 1

我要下载

代码说明：

Altera大学计划程序包，基于Nios II的源代码-Altera University program package, based on the Nios II source code

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

xapp585
LVDS并行数据传输，来自XILINX官网(LVDS Parallel Data Transfer)

2020-06-29 08:20:02下载

积分：1
Listingprogram1
listing program clock

2012-11-26 03:31:42下载

积分：1
用VHDL和verilog实现的四人抢答器
用VHDL和verilog实现的四人抢答器-using VHDL and verilog realization of four Responder

2023-07-17 00:15:04下载

积分：1
Booth2_final
该文件是booth乘法器的verilog源代码，经过最终的仿真，可以直接运行(This file is booth multiplier verilog code, after the final simulation, can be directly run)

2015-05-08 09:29:56下载

积分：1
qpsk_mod_demod
qpsk调制解调，结果可以通过示波器进行观察(qpsk modulation and demodulation, the results can be observed by an oscilloscope)

2015-03-19 12:25:02下载

积分：1
用FPGA 是先键盘的程序，is good for you
用FPGA 是先键盘的程序，is good for you -FPGA is the first keyboard to use the procedure, is good for you

2023-08-22 22:30:03下载

积分：1
ComChange-12061629
并行读写14路串口数据，数据被写入FIFO，在收到读写信号后，SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)

2019-03-13 01:38:44下载

积分：1
gff_int_mul
application of a galois field multiplication and normal multiplication

2008-05-28 16:23:11下载

积分：1
DDR SDRAM information, interested to see friends down under
DDR SDRAM的资料，有兴趣的朋友可以下下来-DDR SDRAM information, interested to see friends down under

2022-07-22 04:07:30下载

积分：1
Source code for asyn_fifo using verilog language.
异步FIFO 设计源代码，内涵完整的verilog源代码和测试代码。-Source code for asyn_fifo using verilog language.

2022-04-14 15:20:53下载

积分：1

696516资源总数
106914会员总数
0今日下载

Altera大学计划程序包，基于Nios II的源代码

0 个回复

热门标签

热门下载