登录
首页 » VHDL » 伺服电机控制

伺服电机控制

于 2022-05-29 发布 文件大小:2.16 kB
0 183
下载积分: 2 下载次数: 1

代码说明:

伺服电机 RC 伺服电机是的电机的位置可以从外部控制的一种。他们是小巧、 紧凑而且相当便宜。所以他们大多用在机器人项目。轴的旋转角度是限于 270 度左右。 典型的 RC 伺服有三个连接。 黑色: Gnd 红色: 电源 (5 VDC) 白色: 控制销 (PWM) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Ultrasound
    软件环境:TI的zstack协议栈 硬件:CC2530无线单片机 功能:利用超声波模块实现测距(该模块型号:HC-SR04 在淘宝上非常常见) 可测2厘米到3米距离(Software environment: TI' s zstack protocol stack hardware: CC2530 wireless microcontroller features: use of ultrasonic ranging module (the module Model: HC-SR04 on Taobao very common) can be measured 2 cm to 3 meters)
    2020-12-28 23:39:02下载
    积分:1
  • BT656_RGB
    说明:  将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)
    2021-03-22 09:29:17下载
    积分:1
  • 按键边缘检测
    用Verilog编写的基于FPGA的按键边缘检测技术,通过此模块可以很好的消除在按键过程中因抖动或误按造成的 麻烦,同时,在边缘检测技术中使用了约翰逊计数器的思想,是的代码简介,思路清晰。源码中含有大量的注释,有助于读者更好地了解编码思想。
    2022-03-22 02:23:06下载
    积分:1
  • CAL
    基于BCD码的十进制ALU设计,可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
    2013-06-30 19:49:34下载
    积分:1
  • 这是led流水灯的vhdl描述,很好的啊
    这是led流水灯的vhdl描述,很好的啊-led s hdl describe
    2022-07-02 00:45:42下载
    积分:1
  • The VHDL source code digital clock, you can achieve at school, school grade feat...
    数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
    2023-02-06 10:05:04下载
    积分:1
  • huxideng
    用Verilog实现的呼吸灯,用Verilog实现的呼吸灯(Verilog huxideng)
    2016-01-15 17:34:12下载
    积分:1
  • verilog源码,可实现两位的加法器,在xillinx foundation 3.1下验证通过...
    verilog源码,可实现两位的加法器,在xillinx foundation 3.1下验证通过-verilog source, the two can achieve Adder, In xillinx foundation 3.1 certification through
    2022-10-11 18:55:03下载
    积分:1
  • 乘法器,实现了乘法和除法的功能,能够进行32位的运算
    乘法器,实现了乘法和除法的功能,能够进行32位的运算-Multiplier to achieve the functions of multiplication and division to carry out 32-bit computing
    2022-03-24 02:44:07下载
    积分:1
  • 使用硬件描述语言(VHDL)的实现或门
    entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy
    2022-03-11 13:09:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载